求 基于FPGA的等精度頻率計設計 畢業(yè)論文
-
采用等精度測頻原理進行數(shù)字頻率計設計，小車了對被測信號計數(shù)產(chǎn)生的誤差，測量精度得以提升。本課題要求完成基于FPGA的等精度頻率計的應用方案設計，并在DE2-70上進行驗證。 參數(shù)要求： 測量信號為方波，頻率范圍：1HZ~9999Hz 測量誤差<0.017% 采用液晶模... 采用等精度測頻原理進行數(shù)字頻率計設計，小車了對被測信號計數(shù)產(chǎn)生的誤差，測量精度得以提升。本課題要求完成基于FPGA的等精度頻率計的應用方案設計，并在DE2-70上進行驗證。 參數(shù)要求： 測量信號為方波，頻率范圍：1HZ~9999Hz 測量誤差<0.017% 采用液晶模塊進行顯示，顯示刷下時間1~3秒可調(diào) 具有清零功能 各位大神可以發(fā)我QQ郵箱 395107842@qq.com 謝謝了??！ 展開
全部評論(2條)
-
- 熱情的龍逸 2012-05-18 00:00:00
- 求樓主轉(zhuǎn)發(fā)= =萬分感謝，QQ郵箱1249689200@qq.com
-
贊(1)
回復(0)
-
- zhangchi123060 2011-12-22 00:00:00
- 可以看看資料，在ZG通信網(wǎng)上有答案，去搜搜吧
-
贊(14)回復(0)
熱門問答
- 求 基于FPGA的等精度頻率計設計 畢業(yè)論文
- 采用等精度測頻原理進行數(shù)字頻率計設計，小車了對被測信號計數(shù)產(chǎn)生的誤差，測量精度得以提升。本課題要求完成基于FPGA的等精度頻率計的應用方案設計，并在DE2-70上進行驗證。 參數(shù)要求： 測量信號為方波，頻率范圍：1HZ~9999Hz 測量誤差<0.017% 采用液晶模... 采用等精度測頻原理進行數(shù)字頻率計設計，小車了對被測信號計數(shù)產(chǎn)生的誤差，測量精度得以提升。本課題要求完成基于FPGA的等精度頻率計的應用方案設計，并在DE2-70上進行驗證。 參數(shù)要求： 測量信號為方波，頻率范圍：1HZ~9999Hz 測量誤差<0.017% 采用液晶模塊進行顯示，顯示刷下時間1~3秒可調(diào) 具有清零功能 各位大神可以發(fā)我QQ郵箱 395107842@qq.com 謝謝了！！ 展開
2011-12-21 06:18:14
512
2
- 急求基于FPGA的頻率計設計
- 要求：測量范圍0.1HZ到50MHZ，測頻精度萬分之一，脈寬測試范圍0.1s到1s，占空比精度1%到99%。（注：軟件用的是quartus 2)。 各程序的作用介紹詳細點（特別是上面幾個要求的地方），我會加分的，當然能完成編譯和仿真的，我會加的更多?？梢园俣雀郊l(fā)給我。Z... 要求：測量范圍0.1HZ到50MHZ，測頻精度萬分之一，脈寬測試范圍0.1s到1s，占空比精度1%到99%。（注：軟件用的是quartus 2)。 各程序的作用介紹詳細點（特別是上面幾個要求的地方），我會加分的，當然能完成編譯和仿真的，我會加的更多?？梢园俣雀郊l(fā)給我。Z后，謝謝。 展開
2013-12-09 05:14:34
424
2
- 基于FPGA的頻率計設計 畢業(yè)論文。。請高手幫忙，有重謝。。
- 通過FPGA運用VHDL編程設計一個數(shù)字式頻率計，精度范圍在1HZ～10KHz，給出實現(xiàn)代碼和仿真波形。(運用的軟件QUARTUSII) 采用單片機、FPGA等設計并制作一臺數(shù)字顯示的簡易頻率計。 1.頻率計是干什么的? (這是什么東西 1。干什么的 2。參數(shù)指標） 2.用FPG... 通過FPGA運用VHDL編程設計一個數(shù)字式頻率計，精度范圍在1HZ～10KHz，給出實現(xiàn)代碼和仿真波形。(運用的軟件QUARTUSII) 采用單片機、FPGA等設計并制作一臺數(shù)字顯示的簡易頻率計。 1.頻率計是干什么的? (這是什么東西 1。干什么的 2。參數(shù)指標） 2.用FPGA 模塊化 3.軟件介紹 4.總結(jié)+附錄 參考資料 展開
2009-02-20 00:21:57
593
5
- 基于FPGA 的簡易頻率計設計
- 基于FPGA 的簡易頻率計設計 利用FFT模塊（點數(shù)512）對信號進行頻譜分析，用SignalTap 顯示頻譜 設計程序找出頻率值。
2015-11-21 07:30:29
487
1
- 基于FPGA的高精度DDS頻率計的設計
- 課題要求是 基于FPGA設計輸出100KHz到1MHz +/- 1KHz的正弦波頻率， 1KHz步進，并用數(shù)模轉(zhuǎn)換器差分電路等得到穩(wěn)定的正弦波輸出。 （1） FPGA可采用CYCLONE。（2） 熟悉Verilog 和VHDL （3） 可通過數(shù)碼管或LCD顯示相關頻率數(shù)據(jù)。 求各路大神指點迷津 有消息請... 課題要求是 基于FPGA設計輸出100KHz到1MHz +/- 1KHz的正弦波頻率， 1KHz步進，并用數(shù)模轉(zhuǎn)換器差分電路等得到穩(wěn)定的正弦波輸出。 （1） FPGA可采用CYCLONE。（2） 熟悉Verilog 和VHDL （3） 可通過數(shù)碼管或LCD顯示相關頻率數(shù)據(jù)。 求各路大神指點迷津 有消息請聯(lián)系我詳談 重謝！ 展開
2015-04-22 13:25:59
362
1
- fpga設計的等精度頻率計如何測出dds信號發(fā)生器產(chǎn)生的正弦信號的頻率？
- 將正弦信號經(jīng)ad轉(zhuǎn)換后送入fpga板子，然后該怎么處理？
2011-08-24 15:01:16
366
4
- 等精度頻率計
- 小女子在做畢業(yè)設計，誰能幫我設計基于CPLD的等精度頻率計的原理圖，謝謝！緊急！??！
2009-03-31 21:01:34
376
1
- 基于單片機的頻率計設計
- 設計要求設計一個以單片機為核心的頻率測量裝置。使用AT89C51單片機的定時器/計數(shù)器的定時和計數(shù)功能，外部擴展6位LED數(shù)碼管，要求累計每秒進入單片機的外部脈沖個數(shù)，用LED數(shù)碼管顯示出來。(1)被測頻率fx＜110Hz，采用測周法，顯示頻率×××. ×××；fx＞1... 設計要求設計一個以單片機為核心的頻率測量裝置。使用AT89C51單片機的定時器/計數(shù)器的定時和計數(shù)功能，外部擴展6位LED數(shù)碼管，要求累計每秒進入單片機的外部脈沖個數(shù)，用LED數(shù)碼管顯示出來。(1)被測頻率fx＜110Hz，采用測周法，顯示頻率×××. ×××；fx＞110Hz，采用測頻法，顯示頻率××××××。(2)利用鍵盤分段測量和自動分段測量。(3)完成單脈沖測量，輸入脈沖寬度范圍是100ms～0.1s。(4)顯示脈沖寬度要求如下。Tx＜1000ms，顯示脈沖寬度×××。Tx＞1000ms，顯示脈沖寬度××××。 求大神給個程序，給個設計方，您之前給的失效了，謝謝大神 展開
2016-07-07 19:24:28
397
1
- 基于fpga的信號發(fā)生器設計怎么做
2018-11-22 01:25:10
424
0
- 基于FPGA正弦波發(fā)生器的設計
- 二、設計目標：1）設計一個正弦信號發(fā)生器，并確定頻率范圍；2）實現(xiàn)頻率的步進可調(diào)功能；3）確定信號發(fā)生器的穩(wěn)定性及其頻率精度；4）實現(xiàn)頻率和幅度的顯示功能。我的QQ：185574352急... 二、設計目標： 1）設計一個正弦信號發(fā)生器，并確定頻率范圍； 2）實現(xiàn)頻率的步進可調(diào)功能； 3）確定信號發(fā)生器的穩(wěn)定性及其頻率精度； 4）實現(xiàn)頻率和幅度的顯示功能。 我的QQ：185574352 急求?。。。。。。。。。。。。。?！ 展開
2011-05-02 04:07:00
439
4
- 基于FPGA的頻率計或萬年歷的課程設計
- 我們在做基于FPGA的課程設計 我選的是頻率計（萬年歷也可以） 但是做不出來啊 誰有這個報告 拜托發(fā)一份唄 馬上就要交了 要求 基于FPGA 使用Verilog HDL 語言編程序 軟件是Quartus II 我們用的開發(fā)板是DE2-70 有的拜托發(fā)一份 看用戶名就... 我們在做基于FPGA的課程設計 我選的是頻率計（萬年歷也可以） 但是做不出來啊 誰有這個報告 拜托發(fā)一份唄 馬上就要交了 要求 基于FPGA 使用Verilog HDL 語言編程序 軟件是Quartus II 我們用的開發(fā)板是DE2-70 有的拜托發(fā)一份 看用戶名就知道怎么發(fā)了 拜托了 展開
2015-01-08 03:30:20
411
4
- 用等精度頻率計原理，設計一個以單片機為核心的等精度數(shù)字頻率計。
- 要求畫出完整電路原理圖（包括輸入通道、鍵盤、顯示器等），并編制該數(shù)字頻率計的監(jiān)控程序，要求儀器達到的主要技術指標如下： 功能：頻率測量、周期測量、時間間隔測量； 被測信號頻率范圍：10HZ~30MHZ； 全頻范圍內(nèi)頻率測量和周期測量的精度：<10的負4次... 要求畫出完整電路原理圖（包括輸入通道、鍵盤、顯示器等），并編制該數(shù)字頻率計的監(jiān)控程序，要求儀器達到的主要技術指標如下： 功能：頻率測量、周期測量、時間間隔測量； 被測信號頻率范圍：10HZ~30MHZ； 全頻范圍內(nèi)頻率測量和周期測量的精度：<10的負4次方（不考慮觸發(fā)誤差的影響）； 靈敏度：100mV； 閘門時間：0.1s、1s。 這是我們的作業(yè)，請高手指點一二。不要隨便復制哦，看清楚題目。謝謝。 展開
2010-07-06 13:10:18
462
1
- 求基于FPGA的信號發(fā)生器 畢業(yè)設計
- 設計一種基于FPGA的新型可調(diào)信號發(fā)生器，要求通過QuartusII軟件及VHDL編程語言設計定制數(shù)據(jù)ROM，并通過地址指針讀取ROM中不同區(qū)域的數(shù)據(jù)，根據(jù)讀取數(shù)據(jù)間隔的不同，實現(xiàn)調(diào)整頻率功能。... 設計一種基于FPGA的新型可調(diào)信號發(fā)生器，要求通過QuartusII軟件及VHDL編程語言設計定制數(shù)據(jù)ROM，并通過地址指針讀取ROM中不同區(qū)域的數(shù)據(jù)，根據(jù)讀取數(shù)據(jù)間隔的不同，實現(xiàn)調(diào)整頻率功能。設計要求可產(chǎn)生正弦波、方波、三角波和鋸齒波4種波形信號。郵箱：564710692@qq.com 多謝~ 展開
2012-04-07 19:14:23
484
2
- C8051F020和FPGA，等精度頻率計，F(xiàn)PGA通過SPI把八位數(shù)據(jù)發(fā)到單片機，要怎么
- C8051F020和FPGA，等精度頻率計，F(xiàn)PGA通過SPI把八位數(shù)據(jù)發(fā)到單片機，要怎么編程，是在FPGA這邊編還是單片機這邊編，還是兩邊都要？要求是硬的SPI，不是軟SPI
2016-07-06 14:04:54
382
1
- 基于fpga的多路脈沖信號發(fā)生器的設計
- （1）用Altera公司的FLEX10K器件，設計制作四路脈沖信號源，輸出頻率范圍：25Hz～500Hz；（2）其中各兩路信號源頻率相同，但有相位差，要求相位差可以調(diào)節(jié)；（3）具有頻率設置功能，頻... （1）用Altera公司的FLEX10K器件，設計制作四路脈沖信號源，輸出頻率范圍：25Hz～500Hz； （2） 其中各兩路信號源頻率相同，但有相位差，要求相位差可以調(diào)節(jié)； （3）具有頻率設置功能，頻率步進：1Hz； （4）輸出信號頻率穩(wěn)定，輸出信號占空比連續(xù)可調(diào)2.5% 至 80%； （5）輸出信號上升/下降時間小于100ns； （6）擴展一顯示器，分辨率為4位，能夠顯示頻率值及相位差； （7）失真度：用示波器觀察時無明顯失真。 展開
2011-12-08 09:31:14
494
2
- 基于EDA的8位十進制頻率計設計
2016-03-03 23:24:11
374
1
- 基于FPGA數(shù)字頻率計相位差測量電路的設計
- 1、 題目內(nèi)容 本設計采用單片機和現(xiàn)場可編程門陣列（FPGA）作為數(shù)字相位差計的核心部分?？紤]到FPGA具有集成度高，I/O資源豐富，穩(wěn)定可靠，可現(xiàn)場在線編程等優(yōu)點，而單片機具有很好的人機接口和運算控制功能，本設計擬用FPGA和單片機相結(jié)合，構成整個書記的測... 1、 題目內(nèi)容 本設計采用單片機和現(xiàn)場可編程門陣列（FPGA）作為數(shù)字相位差計的核心部分?？紤]到FPGA具有集成度高，I/O資源豐富，穩(wěn)定可靠，可現(xiàn)場在線編程等優(yōu)點，而單片機具有很好的人機接口和運算控制功能，本設計擬用FPGA和單片機相結(jié)合，構成整個書記的測控主體。其中，F(xiàn)PGA主要負責采集兩個待測信號相位差所對應的時間差，而單片機則負責讀取FPGA采集到的數(shù)據(jù)，并根據(jù)這些數(shù)據(jù)計算待測信號的相位差，同時顯示出待測信號相位差。整個系統(tǒng)發(fā)揮了FPGA各自的優(yōu)勢，具有高速而可靠的測控能力，具有比較強的數(shù)據(jù)處理能力，鍵盤輸入及顯示控制比較靈活，系統(tǒng)可擴展性能比較好，整個系統(tǒng)性價比比較好。 2、設計的要求 一、 基本要求 設計一個相位差測量電路 （1）頻率范圍：20Hz～100kHz。 （2）相位測量儀的輸入阻抗≥100kΩ。 （3）相位測量誤差≤2°。 （4）相位差數(shù)字顯示：相位讀數(shù)為0°～359.9°，分辨力為0.1°。 （5）允許兩路輸入方波信號峰-峰值可分別在2.5V～5V范圍內(nèi)變化。 二、 發(fā)揮部分 （1）能夠測量頻率。 （2）能夠測量占空比。 （3）在保持相位測量儀測量誤差和頻率范圍不變的條件下，擴展相位測量儀輸入正弦電壓峰-峰值至0.3V～5V范圍。 （4）擴大測量波形范圍。 由于本人大四上班了，沒有時間做畢業(yè)設計，有的論文給小弟發(fā)一份，小弟不勝感激 郵箱：1071651353@qq.com 謝謝 可以后續(xù)加分的哦 展開
2012-02-28 06:24:32
474
2
- 基于AT89S52單片機的簡易頻率計的設計
- 要求： （1）測量范圍。幅度：0.5V~5V;頻率1HZ~1MHZ。 （2）測試誤差≤0.1%。 （3）用4位數(shù)碼管顯示，當頻率變化時，能通過數(shù)碼管及時的看到變化后的頻率
2015-01-14 10:41:12
491
2
- 基于nois2頻率計設計可以用什么語言
2015-03-29 00:36:58
389
1
- 求助請教基于FPGA的verilog正弦信號發(fā)生器設計
- 附帶程序，Z好有注解... 附帶程序，Z好有注解 展開
2012-05-03 15:02:14
426
1
4月突出貢獻榜
推薦主頁
最新話題
滬公網(wǎng)安備 31011502008050號
參與評論
登錄后參與評論