fpga設(shè)計(jì)的等精度頻率計(jì)如何測出dds信號(hào)發(fā)生器產(chǎn)生的正弦信號(hào)的頻率？
-
將正弦信號(hào)經(jīng)ad轉(zhuǎn)換后送入fpga板子，然后該怎么處理？
全部評論(4條)
-
- 末*余生R 2011-08-25 00:00:00
- 樓上的，人家都說是AD之后了。測正弦信號(hào)的頻率，你可以像頻率計(jì)那樣設(shè)計(jì)，在一段時(shí)間內(nèi)側(cè)兩信號(hào)符號(hào)位的變化次數(shù)，以此來推算頻率，觀察時(shí)間越長，測得越準(zhǔn)。
-
贊(4)
回復(fù)(0)
-
- xqtxws0806 2011-08-25 00:00:00
- 這個(gè)比較麻煩。比較專業(yè)的方式是根據(jù)數(shù)據(jù)求頻率分布，然后取基頻數(shù)據(jù)。反正FPGA計(jì)算FFT也比較方便。樓上的回答比較好。如果沒有其他要求，我也是按照樓上的方法做。
-
贊(16)回復(fù)(0)
-
- 富江視頻 2011-08-25 00:00:00
- 正弦波Z好就是整形為方波之后才送到FPGA里面啊，F(xiàn)PGA認(rèn)的是TTL CMOS電平的。你直接通正弦波肯定不認(rèn)的，所有整形，移位肯定是要的。
-
贊(17)回復(fù)(0)
-
- heliangdong123 2011-08-26 00:00:00
- 給你一個(gè)思路吧： 經(jīng)AD轉(zhuǎn)換后采出來的數(shù)據(jù)設(shè)定一個(gè)門限，比如Vpp=0-5V的正弦波，可以設(shè)置為2-3V（具體數(shù)字根據(jù)AD器件決定）然后記錄每秒鐘數(shù)據(jù)從2V到3V的次數(shù)，即可計(jì)算頻率。
-
贊(12)回復(fù)(0)
登錄或新用戶注冊
- 微信登錄
- 密碼登錄
- 短信登錄
請用手機(jī)微信掃描下方二維碼
快速登錄或注冊新賬號(hào)
微信掃碼，手機(jī)電腦聯(lián)動(dòng)
注冊登錄即表示同意《儀器網(wǎng)服務(wù)條款》和《隱私協(xié)議》
熱門問答
- fpga設(shè)計(jì)的等精度頻率計(jì)如何測出dds信號(hào)發(fā)生器產(chǎn)生的正弦信號(hào)的頻率？
- 將正弦信號(hào)經(jīng)ad轉(zhuǎn)換后送入fpga板子，然后該怎么處理？
2011-08-24 15:01:16
366
4
- 基于FPGA的高精度DDS頻率計(jì)的設(shè)計(jì)
- 課題要求是 基于FPGA設(shè)計(jì)輸出100KHz到1MHz +/- 1KHz的正弦波頻率， 1KHz步進(jìn)，并用數(shù)模轉(zhuǎn)換器差分電路等得到穩(wěn)定的正弦波輸出。 （1） FPGA可采用CYCLONE。（2） 熟悉Verilog 和VHDL （3） 可通過數(shù)碼管或LCD顯示相關(guān)頻率數(shù)據(jù)。 求各路大神指點(diǎn)迷津 有消息請... 課題要求是 基于FPGA設(shè)計(jì)輸出100KHz到1MHz +/- 1KHz的正弦波頻率， 1KHz步進(jìn)，并用數(shù)模轉(zhuǎn)換器差分電路等得到穩(wěn)定的正弦波輸出。 （1） FPGA可采用CYCLONE。（2） 熟悉Verilog 和VHDL （3） 可通過數(shù)碼管或LCD顯示相關(guān)頻率數(shù)據(jù)。 求各路大神指點(diǎn)迷津 有消息請聯(lián)系我詳談 重謝！ 展開
2015-04-22 13:25:59
364
1
- 求 基于FPGA的等精度頻率計(jì)設(shè)計(jì) 畢業(yè)論文
- 采用等精度測頻原理進(jìn)行數(shù)字頻率計(jì)設(shè)計(jì)，小車了對被測信號(hào)計(jì)數(shù)產(chǎn)生的誤差，測量精度得以提升。本課題要求完成基于FPGA的等精度頻率計(jì)的應(yīng)用方案設(shè)計(jì)，并在DE2-70上進(jìn)行驗(yàn)證。 參數(shù)要求： 測量信號(hào)為方波，頻率范圍：1HZ~9999Hz 測量誤差<0.017% 采用液晶模... 采用等精度測頻原理進(jìn)行數(shù)字頻率計(jì)設(shè)計(jì)，小車了對被測信號(hào)計(jì)數(shù)產(chǎn)生的誤差，測量精度得以提升。本課題要求完成基于FPGA的等精度頻率計(jì)的應(yīng)用方案設(shè)計(jì)，并在DE2-70上進(jìn)行驗(yàn)證。 參數(shù)要求： 測量信號(hào)為方波，頻率范圍：1HZ~9999Hz 測量誤差<0.017% 采用液晶模塊進(jìn)行顯示，顯示刷下時(shí)間1~3秒可調(diào) 具有清零功能 各位大神可以發(fā)我QQ郵箱 395107842@qq.com 謝謝了?。? 展開
2011-12-21 06:18:14
512
2
- 基于FPGA 的簡易頻率計(jì)設(shè)計(jì)
- 基于FPGA 的簡易頻率計(jì)設(shè)計(jì) 利用FFT模塊（點(diǎn)數(shù)512）對信號(hào)進(jìn)行頻譜分析，用SignalTap 顯示頻譜 設(shè)計(jì)程序找出頻率值。
2015-11-21 07:30:29
489
1
- 急求基于FPGA的頻率計(jì)設(shè)計(jì)
- 要求：測量范圍0.1HZ到50MHZ，測頻精度萬分之一，脈寬測試范圍0.1s到1s，占空比精度1%到99%。（注：軟件用的是quartus 2)。 各程序的作用介紹詳細(xì)點(diǎn)（特別是上面幾個(gè)要求的地方），我會(huì)加分的，當(dāng)然能完成編譯和仿真的，我會(huì)加的更多?？梢园俣雀郊l(fā)給我。Z... 要求：測量范圍0.1HZ到50MHZ，測頻精度萬分之一，脈寬測試范圍0.1s到1s，占空比精度1%到99%。（注：軟件用的是quartus 2)。 各程序的作用介紹詳細(xì)點(diǎn)（特別是上面幾個(gè)要求的地方），我會(huì)加分的，當(dāng)然能完成編譯和仿真的，我會(huì)加的更多?？梢园俣雀郊l(fā)給我。Z后，謝謝。 展開
2013-12-09 05:14:34
426
2
- 基于fpga的信號(hào)發(fā)生器設(shè)計(jì)怎么做
2018-11-22 01:25:10
426
0
- 等精度頻率計(jì)
- 小女子在做畢業(yè)設(shè)計(jì)，誰能幫我設(shè)計(jì)基于CPLD的等精度頻率計(jì)的原理圖，謝謝！緊急?。?！
2009-03-31 21:01:34
378
1
- 求助請教基于FPGA的verilog正弦信號(hào)發(fā)生器設(shè)計(jì)
- 附帶程序，Z好有注解... 附帶程序，Z好有注解 展開
2012-05-03 15:02:14
426
1
- 用等精度頻率計(jì)原理，設(shè)計(jì)一個(gè)以單片機(jī)為核心的等精度數(shù)字頻率計(jì)。
- 要求畫出完整電路原理圖（包括輸入通道、鍵盤、顯示器等），并編制該數(shù)字頻率計(jì)的監(jiān)控程序，要求儀器達(dá)到的主要技術(shù)指標(biāo)如下： 功能：頻率測量、周期測量、時(shí)間間隔測量； 被測信號(hào)頻率范圍：10HZ~30MHZ； 全頻范圍內(nèi)頻率測量和周期測量的精度：<10的負(fù)4次... 要求畫出完整電路原理圖（包括輸入通道、鍵盤、顯示器等），并編制該數(shù)字頻率計(jì)的監(jiān)控程序，要求儀器達(dá)到的主要技術(shù)指標(biāo)如下： 功能：頻率測量、周期測量、時(shí)間間隔測量； 被測信號(hào)頻率范圍：10HZ~30MHZ； 全頻范圍內(nèi)頻率測量和周期測量的精度：<10的負(fù)4次方（不考慮觸發(fā)誤差的影響）； 靈敏度：100mV； 閘門時(shí)間：0.1s、1s。 這是我們的作業(yè)，請高手指點(diǎn)一二。不要隨便復(fù)制哦，看清楚題目。謝謝。 展開
2010-07-06 13:10:18
464
1
- 誰會(huì)做基于FPGA的DDS調(diào)頻信號(hào)發(fā)生器的VHDL程序
2011-04-11 02:53:50
392
1
- C8051F020和FPGA，等精度頻率計(jì)，F(xiàn)PGA通過SPI把八位數(shù)據(jù)發(fā)到單片機(jī)，要怎么
- C8051F020和FPGA，等精度頻率計(jì)，F(xiàn)PGA通過SPI把八位數(shù)據(jù)發(fā)到單片機(jī)，要怎么編程，是在FPGA這邊編還是單片機(jī)這邊編，還是兩邊都要？要求是硬的SPI，不是軟SPI
2016-07-06 14:04:54
382
1
- 基于DDS的多路信號(hào)相位差可調(diào)的信號(hào)發(fā)生器的設(shè)計(jì)
- 這是我畢業(yè)設(shè)計(jì)的題目哪位高手幫忙提供一些資料急需?。。?！... 這是我 畢業(yè)設(shè)計(jì)的題目 哪位高手幫忙提供一些資料 急需?。。?！ 展開
2010-05-02 18:24:35
326
2
- multisim信號(hào)發(fā)生器輸入的頻率和示波器測出頻率不一樣
- 示波器頻率f=1/（1ms/div*10div）=100HZ，而信號(hào)發(fā)生器我設(shè)置的是500HZ。哪里錯(cuò)了，求大神速解... 示波器頻率f=1/（1ms/div*10div）=100HZ，而信號(hào)發(fā)生器我設(shè)置的是500HZ。哪里錯(cuò)了，求大神速解 展開
2014-04-25 00:11:06
744
1
- 做個(gè)DDS信號(hào)發(fā)生器用altera公司的什么FPGA芯片?為什么？謝謝
2012-05-13 01:17:58
397
2
- DDS信號(hào)發(fā)生器
- DDS信號(hào)發(fā)生器DDS信號(hào)發(fā)生器，是干什么用，用在什么設(shè)備上，DDS信號(hào)發(fā)生器，編程什么意思... DDS信號(hào)發(fā)生器DDS信號(hào)發(fā)生器，是干什么用，用在什么設(shè)備上，DDS信號(hào)發(fā)生器，編程什么意思 展開
2016-06-14 00:05:31
269
1
- DDS(信號(hào)發(fā)生器)
- 方案一：采用芯片AD9850方案二:采用FPGA的方法來實(shí)現(xiàn)該電路所包含的模塊:輸入，顯示，D/A轉(zhuǎn)換，LPF.參數(shù)：1，分辨率2，頻率范圍20-1KHz（步進(jìn)可調(diào)）3，幅度（步進(jìn)可調(diào)）求：相關(guān)資料和原... 方案一：采用芯片AD9850 方案二:采用FPGA的方法來實(shí)現(xiàn) 該電路所包含的模塊:輸入，顯示，D/A轉(zhuǎn)換，LPF. 參數(shù)：1，分辨率 2，頻率范圍20-1KHz（步進(jìn)可調(diào)）3，幅度（步進(jìn)可調(diào)） 求：相關(guān)資料和原理圖........ 郵箱：fengyun1513@yahoo.com.cn 展開
2009-07-19 08:49:59
377
1
- 正弦信號(hào)發(fā)生器如何設(shè)計(jì)
2018-11-23 21:08:53
388
0
- 【EDA課程設(shè)計(jì)】如何設(shè)計(jì)一個(gè)能測量方波信號(hào)的頻率的頻率計(jì)？
- 1、FPGAZ小系統(tǒng)設(shè)計(jì)； 2、VHDL設(shè)計(jì)。 測量的頻率范圍是0?999999Hz。 結(jié)果用十進(jìn)制數(shù)顯示。 求設(shè)計(jì)報(bào)告！
2010-07-14 14:58:06
457
1
- FPGA中，正弦信號(hào)發(fā)生器的作用是什么？
2018-07-02 11:43:19
406
1
- 急?。?！設(shè)計(jì)一個(gè)用等精度測頻原理的頻率計(jì)的verilog語言程序
- 考試的題目，大家會(huì)verilog語言的幫幫忙??！很急！！ 設(shè)計(jì)一個(gè)用等精度測頻原理的頻率計(jì)。 ?1.頻率測量測量范圍1~99999； ?2.用4位帶小數(shù)點(diǎn)數(shù)碼管顯示其頻率； ?3.并且具有超量程、欠量程提示功能。
2010-06-28 00:13:25
441
1
4月突出貢獻(xiàn)榜
推薦主頁
最新話題
滬公網(wǎng)安備 31011502008050號(hào)
參與評論
登錄后參與評論