基于FPGA的頻率計(jì)或萬(wàn)年歷的課程設(shè)計(jì)
-
我們?cè)谧龌贔PGA的課程設(shè)計(jì) 我選的是頻率計(jì)(萬(wàn)年歷也可以) 但是做不出來(lái)啊 誰(shuí)有這個(gè)報(bào)告 拜托發(fā)一份唄 馬上就要交了 要求 基于FPGA 使用Verilog HDL 語(yǔ)言編程序 軟件是Quartus II 我們用的開(kāi)發(fā)板是DE2-70 有的拜托發(fā)一份 看用戶名就... 我們?cè)谧龌贔PGA的課程設(shè)計(jì) 我選的是頻率計(jì)(萬(wàn)年歷也可以) 但是做不出來(lái)啊 誰(shuí)有這個(gè)報(bào)告 拜托發(fā)一份唄 馬上就要交了 要求 基于FPGA 使用Verilog HDL 語(yǔ)言編程序 軟件是Quartus II 我們用的開(kāi)發(fā)板是DE2-70 有的拜托發(fā)一份 看用戶名就知道怎么發(fā)了 拜托了 展開(kāi)
全部評(píng)論(4條)
-
- xxorockxxo 2015-01-09 00:00:00
- 基于FPGA的頻率計(jì)或萬(wàn)年歷的課程設(shè)計(jì)依照你的數(shù)據(jù)要求。。。來(lái)給弄好。。。
-
贊(2)
回復(fù)(0)
-
- 堀米尚紀(jì) 2015-01-09 00:00:00
- 可以定做一份
-
贊(13)
回復(fù)(0)
-
- 翌樾 2015-01-09 00:00:00
- GA的課程設(shè)計(jì) 我選的是頻率計(jì)(萬(wàn)年歷也可以) 但 知道更多 辦
-
贊(6)
回復(fù)(0)
-
- shunhua804 2015-01-09 00:00:00
- FPGA的頻率計(jì)或萬(wàn)年歷。。 速來(lái)拿走。。
-
贊(11)
回復(fù)(0)
登錄或新用戶注冊(cè)
- 微信登錄
- 密碼登錄
- 短信登錄
請(qǐng)用手機(jī)微信掃描下方二維碼
快速登錄或注冊(cè)新賬號(hào)
微信掃碼,手機(jī)電腦聯(lián)動(dòng)
熱門問(wèn)答
- 基于FPGA的頻率計(jì)或萬(wàn)年歷的課程設(shè)計(jì)
- 我們?cè)谧龌贔PGA的課程設(shè)計(jì) 我選的是頻率計(jì)(萬(wàn)年歷也可以) 但是做不出來(lái)啊 誰(shuí)有這個(gè)報(bào)告 拜托發(fā)一份唄 馬上就要交了 要求 基于FPGA 使用Verilog HDL 語(yǔ)言編程序 軟件是Quartus II 我們用的開(kāi)發(fā)板是DE2-70 有的拜托發(fā)一份 看用戶名就... 我們?cè)谧龌贔PGA的課程設(shè)計(jì) 我選的是頻率計(jì)(萬(wàn)年歷也可以) 但是做不出來(lái)啊 誰(shuí)有這個(gè)報(bào)告 拜托發(fā)一份唄 馬上就要交了 要求 基于FPGA 使用Verilog HDL 語(yǔ)言編程序 軟件是Quartus II 我們用的開(kāi)發(fā)板是DE2-70 有的拜托發(fā)一份 看用戶名就知道怎么發(fā)了 拜托了 展開(kāi)
- 基于FPGA 的簡(jiǎn)易頻率計(jì)設(shè)計(jì)
- 基于FPGA 的簡(jiǎn)易頻率計(jì)設(shè)計(jì) 利用FFT模塊(點(diǎn)數(shù)512)對(duì)信號(hào)進(jìn)行頻譜分析,用SignalTap 顯示頻譜 設(shè)計(jì)程序找出頻率值。
- 急求基于FPGA的頻率計(jì)設(shè)計(jì)
- 要求:測(cè)量范圍0.1HZ到50MHZ,測(cè)頻精度萬(wàn)分之一,脈寬測(cè)試范圍0.1s到1s,占空比精度1%到99%。(注:軟件用的是quartus 2)。 各程序的作用介紹詳細(xì)點(diǎn)(特別是上面幾個(gè)要求的地方),我會(huì)加分的,當(dāng)然能完成編譯和仿真的,我會(huì)加的更多。可以百度附件發(fā)給我。Z... 要求:測(cè)量范圍0.1HZ到50MHZ,測(cè)頻精度萬(wàn)分之一,脈寬測(cè)試范圍0.1s到1s,占空比精度1%到99%。(注:軟件用的是quartus 2)。 各程序的作用介紹詳細(xì)點(diǎn)(特別是上面幾個(gè)要求的地方),我會(huì)加分的,當(dāng)然能完成編譯和仿真的,我會(huì)加的更多??梢园俣雀郊l(fā)給我。Z后,謝謝。 展開(kāi)
- 基于FPGA的高精度DDS頻率計(jì)的設(shè)計(jì)
- 課題要求是 基于FPGA設(shè)計(jì)輸出100KHz到1MHz +/- 1KHz的正弦波頻率, 1KHz步進(jìn),并用數(shù)模轉(zhuǎn)換器差分電路等得到穩(wěn)定的正弦波輸出。 (1) FPGA可采用CYCLONE。(2) 熟悉Verilog 和VHDL (3) 可通過(guò)數(shù)碼管或LCD顯示相關(guān)頻率數(shù)據(jù)。 求各路大神指點(diǎn)迷津 有消息請(qǐng)... 課題要求是 基于FPGA設(shè)計(jì)輸出100KHz到1MHz +/- 1KHz的正弦波頻率, 1KHz步進(jìn),并用數(shù)模轉(zhuǎn)換器差分電路等得到穩(wěn)定的正弦波輸出。 (1) FPGA可采用CYCLONE。(2) 熟悉Verilog 和VHDL (3) 可通過(guò)數(shù)碼管或LCD顯示相關(guān)頻率數(shù)據(jù)。 求各路大神指點(diǎn)迷津 有消息請(qǐng)聯(lián)系我詳談 重謝! 展開(kāi)
- 基于FPGA做 萬(wàn)年歷跟數(shù)字頻率計(jì)哪個(gè)比較簡(jiǎn)單一點(diǎn)?
- 外圍器件都需要什么 有什么區(qū)別
- 求 基于FPGA的等精度頻率計(jì)設(shè)計(jì) 畢業(yè)論文
- 采用等精度測(cè)頻原理進(jìn)行數(shù)字頻率計(jì)設(shè)計(jì),小車了對(duì)被測(cè)信號(hào)計(jì)數(shù)產(chǎn)生的誤差,測(cè)量精度得以提升。本課題要求完成基于FPGA的等精度頻率計(jì)的應(yīng)用方案設(shè)計(jì),并在DE2-70上進(jìn)行驗(yàn)證。 參數(shù)要求: 測(cè)量信號(hào)為方波,頻率范圍:1HZ~9999Hz 測(cè)量誤差<0.017% 采用液晶模... 采用等精度測(cè)頻原理進(jìn)行數(shù)字頻率計(jì)設(shè)計(jì),小車了對(duì)被測(cè)信號(hào)計(jì)數(shù)產(chǎn)生的誤差,測(cè)量精度得以提升。本課題要求完成基于FPGA的等精度頻率計(jì)的應(yīng)用方案設(shè)計(jì),并在DE2-70上進(jìn)行驗(yàn)證。 參數(shù)要求: 測(cè)量信號(hào)為方波,頻率范圍:1HZ~9999Hz 測(cè)量誤差<0.017% 采用液晶模塊進(jìn)行顯示,顯示刷下時(shí)間1~3秒可調(diào) 具有清零功能 各位大神可以發(fā)我QQ郵箱 395107842@qq.com 謝謝了??! 展開(kāi)
- 基于FPGA的數(shù)字頻率計(jì)
- 不要子模塊,,要一個(gè)完整的代碼,不用調(diào)用,直接可以編譯的。。拜托了。。。。是用的VHDL語(yǔ)言。。
- 基于FPGA的頻率計(jì)設(shè)計(jì) 畢業(yè)論文。。請(qǐng)高手幫忙,有重謝。。
- 通過(guò)FPGA運(yùn)用VHDL編程設(shè)計(jì)一個(gè)數(shù)字式頻率計(jì),精度范圍在1HZ~10KHz,給出實(shí)現(xiàn)代碼和仿真波形。(運(yùn)用的軟件QUARTUSII) 采用單片機(jī)、FPGA等設(shè)計(jì)并制作一臺(tái)數(shù)字顯示的簡(jiǎn)易頻率計(jì)。 1.頻率計(jì)是干什么的? (這是什么東西 1。干什么的 2。參數(shù)指標(biāo)) 2.用FPG... 通過(guò)FPGA運(yùn)用VHDL編程設(shè)計(jì)一個(gè)數(shù)字式頻率計(jì),精度范圍在1HZ~10KHz,給出實(shí)現(xiàn)代碼和仿真波形。(運(yùn)用的軟件QUARTUSII) 采用單片機(jī)、FPGA等設(shè)計(jì)并制作一臺(tái)數(shù)字顯示的簡(jiǎn)易頻率計(jì)。 1.頻率計(jì)是干什么的? (這是什么東西 1。干什么的 2。參數(shù)指標(biāo)) 2.用FPGA 模塊化 3.軟件介紹 4.總結(jié)+附錄 參考資料 展開(kāi)
- 基于單片機(jī)的頻率計(jì)
- 哪位大俠有基于單片機(jī)頻率計(jì)的設(shè)計(jì),范圍1HZ到100MHZ,希望能不吝賜教啊。自己做的頻率計(jì)仿真達(dá)不到要求。只能達(dá)到10M,卡在哪了,做不下去了。O(∩_∩)O謝謝了。
- 基于fpga的邏輯分析儀中的fpga起什么作用
- 求助:基于fpga的半導(dǎo)體激光器控制系統(tǒng)
- 求基于FPGA的信號(hào)發(fā)生器 畢業(yè)設(shè)計(jì)
- 設(shè)計(jì)一種基于FPGA的新型可調(diào)信號(hào)發(fā)生器,要求通過(guò)QuartusII軟件及VHDL編程語(yǔ)言設(shè)計(jì)定制數(shù)據(jù)ROM,并通過(guò)地址指針讀取ROM中不同區(qū)域的數(shù)據(jù),根據(jù)讀取數(shù)據(jù)間隔的不同,實(shí)現(xiàn)調(diào)整頻率功能。... 設(shè)計(jì)一種基于FPGA的新型可調(diào)信號(hào)發(fā)生器,要求通過(guò)QuartusII軟件及VHDL編程語(yǔ)言設(shè)計(jì)定制數(shù)據(jù)ROM,并通過(guò)地址指針讀取ROM中不同區(qū)域的數(shù)據(jù),根據(jù)讀取數(shù)據(jù)間隔的不同,實(shí)現(xiàn)調(diào)整頻率功能。設(shè)計(jì)要求可產(chǎn)生正弦波、方波、三角波和鋸齒波4種波形信號(hào)。郵箱:564710692@qq.com 多謝~ 展開(kāi)
- 基于fpga的信號(hào)發(fā)生器設(shè)計(jì)怎么做
- 基于FPGA正弦波發(fā)生器的設(shè)計(jì)
- 二、設(shè)計(jì)目標(biāo):1)設(shè)計(jì)一個(gè)正弦信號(hào)發(fā)生器,并確定頻率范圍;2)實(shí)現(xiàn)頻率的步進(jìn)可調(diào)功能;3)確定信號(hào)發(fā)生器的穩(wěn)定性及其頻率精度;4)實(shí)現(xiàn)頻率和幅度的顯示功能。我的QQ:185574352急... 二、設(shè)計(jì)目標(biāo): 1)設(shè)計(jì)一個(gè)正弦信號(hào)發(fā)生器,并確定頻率范圍; 2)實(shí)現(xiàn)頻率的步進(jìn)可調(diào)功能; 3)確定信號(hào)發(fā)生器的穩(wěn)定性及其頻率精度; 4)實(shí)現(xiàn)頻率和幅度的顯示功能。 我的QQ:185574352 急求?。。。。。。。。。。。。。?! 展開(kāi)
- 怎么做基于STM32的頻率計(jì)
- 基于單片機(jī)的頻率計(jì)設(shè)計(jì)
- 設(shè)計(jì)要求設(shè)計(jì)一個(gè)以單片機(jī)為核心的頻率測(cè)量裝置。使用AT89C51單片機(jī)的定時(shí)器/計(jì)數(shù)器的定時(shí)和計(jì)數(shù)功能,外部擴(kuò)展6位LED數(shù)碼管,要求累計(jì)每秒進(jìn)入單片機(jī)的外部脈沖個(gè)數(shù),用LED數(shù)碼管顯示出來(lái)。(1)被測(cè)頻率fx<110Hz,采用測(cè)周法,顯示頻率×××. ×××;fx>1... 設(shè)計(jì)要求設(shè)計(jì)一個(gè)以單片機(jī)為核心的頻率測(cè)量裝置。使用AT89C51單片機(jī)的定時(shí)器/計(jì)數(shù)器的定時(shí)和計(jì)數(shù)功能,外部擴(kuò)展6位LED數(shù)碼管,要求累計(jì)每秒進(jìn)入單片機(jī)的外部脈沖個(gè)數(shù),用LED數(shù)碼管顯示出來(lái)。(1)被測(cè)頻率fx<110Hz,采用測(cè)周法,顯示頻率×××. ×××;fx>110Hz,采用測(cè)頻法,顯示頻率××××××。(2)利用鍵盤分段測(cè)量和自動(dòng)分段測(cè)量。(3)完成單脈沖測(cè)量,輸入脈沖寬度范圍是100ms~0.1s。(4)顯示脈沖寬度要求如下。Tx<1000ms,顯示脈沖寬度×××。Tx>1000ms,顯示脈沖寬度××××。 求大神給個(gè)程序,給個(gè)設(shè)計(jì)方,您之前給的失效了,謝謝大神 展開(kāi)
- FPGA,頻率計(jì),數(shù)碼管顯示問(wèn)題!
- 做頻率計(jì),到數(shù)碼管顯示,燒入板中,顯示亂碼,不知道什么問(wèn)題,也不知道掃描時(shí)鐘怎么設(shè)置,下面程序的CLK,指的是什么??求大神解答! LIBRARY IEEE; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity display is port(in7,in... 做頻率計(jì),到數(shù)碼管顯示,燒入板中,顯示亂碼,不知道什么問(wèn)題,也不知道掃描時(shí)鐘怎么設(shè)置,下面程序的CLK,指的是什么??求大神解答! LIBRARY IEEE; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity display is port(in7,in6,in5,in4,in3,in2,in1,in0:in std_logic_vector(3 downto 0); lout7:out std_logic_vector(7 downto 0); SEL:OUT STD_LOGIC_VECTOR(2 DOWNTO 0); clk:in std_logic ); end display; architecture phtao of display is signal s:std_logic_vector(2 downto 0); signal lout4:std_logic_vector(3 downto 0); begin process (clk) begin if (clk'event and clk='1')then if (s="111") then s<="000"; else s<=s+1; end if; end if; sel<=s; end process; process (s) begin case s is when "000"=>lout4<=in6; when "001"=>lout4<=in5; when "010"=>lout4<=in4; when "011"=>lout4<="0000"; when "100"=>lout4<=in3; when "101"=>lout4<=in2; when "110"=>lout4<=in1; when "111"=>lout4<="0000"; when others=>lout4<="XXXX"; end case; case lout4 is when "0000"=>lout7<="00111111"; when "0001"=>lout7<="00000110"; when "0010"=>lout7<="01011011"; when "0011"=>lout7<="01001111"; when "0100"=>lout7<="01100110"; when "0101"=>lout7<="01101101"; when "0110"=>lout7<="01111101"; when "0111"=>lout7<="00000111"; when "1000"=>lout7<="01111111"; when "1001"=>lout7<="01100111"; when "1010"=>lout7<="00111111"; when "1111"=>lout7<="01000000"; when others=>lout7<="XXXXXXXX"; end case; end process; end phtao; 展開(kāi)
- 基于FPGA的數(shù)據(jù)采集系統(tǒng)怎么做?。?
- 基于單片機(jī)C51的頻率計(jì)電路圖
- 1、要共陰數(shù)碼顯示。2、頻率超過(guò)2K報(bào)警。3、蜂鳴器報(bào)警??蓽y(cè)1Hz到5KHz
- 基于fpga的多路脈沖信號(hào)發(fā)生器的設(shè)計(jì)
- (1)用Altera公司的FLEX10K器件,設(shè)計(jì)制作四路脈沖信號(hào)源,輸出頻率范圍:25Hz~500Hz;(2)其中各兩路信號(hào)源頻率相同,但有相位差,要求相位差可以調(diào)節(jié);(3)具有頻率設(shè)置功能,頻... (1)用Altera公司的FLEX10K器件,設(shè)計(jì)制作四路脈沖信號(hào)源,輸出頻率范圍:25Hz~500Hz; (2) 其中各兩路信號(hào)源頻率相同,但有相位差,要求相位差可以調(diào)節(jié); (3)具有頻率設(shè)置功能,頻率步進(jìn):1Hz; (4)輸出信號(hào)頻率穩(wěn)定,輸出信號(hào)占空比連續(xù)可調(diào)2.5% 至 80%; (5)輸出信號(hào)上升/下降時(shí)間小于100ns; (6)擴(kuò)展一顯示器,分辨率為4位,能夠顯示頻率值及相位差; (7)失真度:用示波器觀察時(shí)無(wú)明顯失真。 展開(kāi)
4月突出貢獻(xiàn)榜
推薦主頁(yè)
最新話題





參與評(píng)論
登錄后參與評(píng)論