基于FPGA 的簡(jiǎn)易頻率計(jì)設(shè)計(jì)

一條會(huì)飛的魚y 2015-11-21 07:30:29 487 瀏覽

基于FPGA 的簡(jiǎn)易頻率計(jì)設(shè)計(jì) 利用FFT模塊（點(diǎn)數(shù)512）對(duì)信號(hào)進(jìn)行頻譜分析，用SignalTap 顯示頻譜設(shè)計(jì)程序找出頻率值。

參與評(píng)論

評(píng)論

登錄后參與評(píng)論

全部評(píng)論(1條)

隨便豬冊(cè)一個(gè) 2015-11-22 00:00:00

簡(jiǎn)易頻率問題，設(shè)計(jì) 我知道如何完成，這些我都能做

贊(15)

回復(fù)(0)

評(píng)論

評(píng)論
登錄后參與評(píng)論

登錄或新用戶注冊(cè)

微信登錄
密碼登錄
短信登錄

請(qǐng)用手機(jī)微信掃描下方二維碼
快速登錄或注冊(cè)新賬號(hào)

微信掃碼，手機(jī)電腦聯(lián)動(dòng)

注冊(cè)登錄即表示同意《儀器網(wǎng)服務(wù)條款》和《隱私協(xié)議》

熱門問答

基于FPGA 的簡(jiǎn)易頻率計(jì)設(shè)計(jì): 基于FPGA 的簡(jiǎn)易頻率計(jì)設(shè)計(jì) 利用FFT模塊（點(diǎn)數(shù)512）對(duì)信號(hào)進(jìn)行頻譜分析，用SignalTap 顯示頻譜設(shè)計(jì)程序找出頻率值。

急求基于FPGA的頻率計(jì)設(shè)計(jì): 要求：測(cè)量范圍0.1HZ到50MHZ，測(cè)頻精度萬分之一，脈寬測(cè)試范圍0.1s到1s，占空比精度1%到99%。（注：軟件用的是quartus 2)。各程序的作用介紹詳細(xì)點(diǎn)（特別是上面幾個(gè)要求的地方），我會(huì)加分的，當(dāng)然能完成編譯和仿真的，我會(huì)加的更多。可以百度附件發(fā)給我。Z... 要求：測(cè)量范圍0.1HZ到50MHZ，測(cè)頻精度萬分之一，脈寬測(cè)試范圍0.1s到1s，占空比精度1%到99%。（注：軟件用的是quartus 2)。各程序的作用介紹詳細(xì)點(diǎn)（特別是上面幾個(gè)要求的地方），我會(huì)加分的，當(dāng)然能完成編譯和仿真的，我會(huì)加的更多?？梢园俣雀郊l(fā)給我。Z后，謝謝。展開

基于FPGA的高精度DDS頻率計(jì)的設(shè)計(jì): 課題要求是基于FPGA設(shè)計(jì)輸出100KHz到1MHz +/- 1KHz的正弦波頻率， 1KHz步進(jìn)，并用數(shù)模轉(zhuǎn)換器差分電路等得到穩(wěn)定的正弦波輸出。（1） FPGA可采用CYCLONE。（2）熟悉Verilog 和VHDL （3）可通過數(shù)碼管或LCD顯示相關(guān)頻率數(shù)據(jù)。求各路大神指點(diǎn)迷津有消息請(qǐng)... 課題要求是基于FPGA設(shè)計(jì)輸出100KHz到1MHz +/- 1KHz的正弦波頻率， 1KHz步進(jìn)，并用數(shù)模轉(zhuǎn)換器差分電路等得到穩(wěn)定的正弦波輸出。（1） FPGA可采用CYCLONE。（2）熟悉Verilog 和VHDL （3）可通過數(shù)碼管或LCD顯示相關(guān)頻率數(shù)據(jù)。求各路大神指點(diǎn)迷津有消息請(qǐng)聯(lián)系我詳談重謝！展開

基于AT89S52單片機(jī)的簡(jiǎn)易頻率計(jì)的設(shè)計(jì): 要求：（1）測(cè)量范圍。幅度：0.5V~5V;頻率1HZ~1MHZ。（2）測(cè)試誤差≤0.1%。（3）用4位數(shù)碼管顯示，當(dāng)頻率變化時(shí)，能通過數(shù)碼管及時(shí)的看到變化后的頻率

求基于FPGA的等精度頻率計(jì)設(shè)計(jì) 畢業(yè)論文: 采用等精度測(cè)頻原理進(jìn)行數(shù)字頻率計(jì)設(shè)計(jì)，小車了對(duì)被測(cè)信號(hào)計(jì)數(shù)產(chǎn)生的誤差，測(cè)量精度得以提升。本課題要求完成基于FPGA的等精度頻率計(jì)的應(yīng)用方案設(shè)計(jì)，并在DE2-70上進(jìn)行驗(yàn)證。參數(shù)要求：測(cè)量信號(hào)為方波，頻率范圍：1HZ~9999Hz 測(cè)量誤差<0.017% 采用液晶模... 采用等精度測(cè)頻原理進(jìn)行數(shù)字頻率計(jì)設(shè)計(jì)，小車了對(duì)被測(cè)信號(hào)計(jì)數(shù)產(chǎn)生的誤差，測(cè)量精度得以提升。本課題要求完成基于FPGA的等精度頻率計(jì)的應(yīng)用方案設(shè)計(jì)，并在DE2-70上進(jìn)行驗(yàn)證。參數(shù)要求：測(cè)量信號(hào)為方波，頻率范圍：1HZ~9999Hz 測(cè)量誤差<0.017% 采用液晶模塊進(jìn)行顯示，顯示刷下時(shí)間1~3秒可調(diào) 具有清零功能各位大神可以發(fā)我QQ郵箱 395107842@qq.com 謝謝了?。? 展開

基于FPGA的頻率計(jì)設(shè)計(jì) 畢業(yè)論文。。請(qǐng)高手幫忙，有重謝。。: 通過FPGA運(yùn)用VHDL編程設(shè)計(jì)一個(gè)數(shù)字式頻率計(jì)，精度范圍在1HZ～10KHz，給出實(shí)現(xiàn)代碼和仿真波形。(運(yùn)用的軟件QUARTUSII) 采用單片機(jī)、FPGA等設(shè)計(jì)并制作一臺(tái)數(shù)字顯示的簡(jiǎn)易頻率計(jì)。 1.頻率計(jì)是干什么的? (這是什么東西 1。干什么的 2。參數(shù)指標(biāo)） 2.用FPG... 通過FPGA運(yùn)用VHDL編程設(shè)計(jì)一個(gè)數(shù)字式頻率計(jì)，精度范圍在1HZ～10KHz，給出實(shí)現(xiàn)代碼和仿真波形。(運(yùn)用的軟件QUARTUSII) 采用單片機(jī)、FPGA等設(shè)計(jì)并制作一臺(tái)數(shù)字顯示的簡(jiǎn)易頻率計(jì)。 1.頻率計(jì)是干什么的? (這是什么東西 1。干什么的 2。參數(shù)指標(biāo)） 2.用FPGA 模塊化 3.軟件介紹 4.總結(jié)+附錄參考資料展開

基于單片機(jī)的頻率計(jì)設(shè)計(jì): 設(shè)計(jì)要求設(shè)計(jì)一個(gè)以單片機(jī)為核心的頻率測(cè)量裝置。使用AT89C51單片機(jī)的定時(shí)器/計(jì)數(shù)器的定時(shí)和計(jì)數(shù)功能，外部擴(kuò)展6位LED數(shù)碼管，要求累計(jì)每秒進(jìn)入單片機(jī)的外部脈沖個(gè)數(shù)，用LED數(shù)碼管顯示出來。(1)被測(cè)頻率fx＜110Hz，采用測(cè)周法，顯示頻率×××. ×××；fx＞1... 設(shè)計(jì)要求設(shè)計(jì)一個(gè)以單片機(jī)為核心的頻率測(cè)量裝置。使用AT89C51單片機(jī)的定時(shí)器/計(jì)數(shù)器的定時(shí)和計(jì)數(shù)功能，外部擴(kuò)展6位LED數(shù)碼管，要求累計(jì)每秒進(jìn)入單片機(jī)的外部脈沖個(gè)數(shù)，用LED數(shù)碼管顯示出來。(1)被測(cè)頻率fx＜110Hz，采用測(cè)周法，顯示頻率×××. ×××；fx＞110Hz，采用測(cè)頻法，顯示頻率××××××。(2)利用鍵盤分段測(cè)量和自動(dòng)分段測(cè)量。(3)完成單脈沖測(cè)量，輸入脈沖寬度范圍是100ms～0.1s。(4)顯示脈沖寬度要求如下。Tx＜1000ms，顯示脈沖寬度×××。Tx＞1000ms，顯示脈沖寬度××××。求大神給個(gè)程序，給個(gè)設(shè)計(jì)方，您之前給的失效了，謝謝大神展開

幫忙設(shè)計(jì)一個(gè)簡(jiǎn)易頻率計(jì):

基于fpga的信號(hào)發(fā)生器設(shè)計(jì)怎么做:

基于FPGA正弦波發(fā)生器的設(shè)計(jì): 二、設(shè)計(jì)目標(biāo)：1）設(shè)計(jì)一個(gè)正弦信號(hào)發(fā)生器，并確定頻率范圍；2）實(shí)現(xiàn)頻率的步進(jìn)可調(diào)功能；3）確定信號(hào)發(fā)生器的穩(wěn)定性及其頻率精度；4）實(shí)現(xiàn)頻率和幅度的顯示功能。我的QQ：185574352急... 二、設(shè)計(jì)目標(biāo)： 1）設(shè)計(jì)一個(gè)正弦信號(hào)發(fā)生器，并確定頻率范圍； 2）實(shí)現(xiàn)頻率的步進(jìn)可調(diào)功能； 3）確定信號(hào)發(fā)生器的穩(wěn)定性及其頻率精度； 4）實(shí)現(xiàn)頻率和幅度的顯示功能。我的QQ：185574352 急求?。。。。。。。。。。。。。?！展開

基于FPGA的頻率計(jì)或萬年歷的課程設(shè)計(jì): 我們?cè)谧龌贔PGA的課程設(shè)計(jì) 我選的是頻率計(jì)（萬年歷也可以）但是做不出來啊誰有這個(gè)報(bào)告拜托發(fā)一份唄馬上就要交了要求基于FPGA 使用Verilog HDL 語言編程序軟件是Quartus II 我們用的開發(fā)板是DE2-70 有的拜托發(fā)一份看用戶名就... 我們?cè)谧龌贔PGA的課程設(shè)計(jì) 我選的是頻率計(jì)（萬年歷也可以）但是做不出來啊誰有這個(gè)報(bào)告拜托發(fā)一份唄馬上就要交了要求基于FPGA 使用Verilog HDL 語言編程序軟件是Quartus II 我們用的開發(fā)板是DE2-70 有的拜托發(fā)一份看用戶名就知道怎么發(fā)了拜托了展開

簡(jiǎn)易頻率計(jì)設(shè)計(jì)的課設(shè): 設(shè)計(jì)并制作一個(gè)能夠測(cè)量正弦波信號(hào)頻率的電路。具體要求如下：（1）測(cè)頻范圍為 0~999Hz，精度為 1Hz；（2）用數(shù)碼管顯示測(cè)頻結(jié)果；（3）設(shè)有超量程指示（信號(hào)頻率≥1kHz 時(shí)）。

簡(jiǎn)易頻率計(jì)設(shè)計(jì)（單片機(jī)課設(shè)）: 可以測(cè)量正弦波和方波信號(hào)的頻率框圖輸入信號(hào)--》整形處理--》控制器--》顯示測(cè)量值要求 1，能測(cè)量正弦波和方波10HZ-100KHZ 2，數(shù)碼顯示共三位，其中一位小數(shù)，自動(dòng)換擋（00-999HZ）有一個(gè)燈亮，表示單位是HZ，0.00-99.99KHZ，另一個(gè)燈亮，表示單位是... 可以測(cè)量正弦波和方波信號(hào)的頻率框圖輸入信號(hào)--》整形處理--》控制器--》顯示測(cè)量值要求 1，能測(cè)量正弦波和方波10HZ-100KHZ 2，數(shù)碼顯示共三位，其中一位小數(shù)，自動(dòng)換擋（00-999HZ）有一個(gè)燈亮，表示單位是HZ，0.00-99.99KHZ，另一個(gè)燈亮，表示單位是KHZ 3，要有輸入信號(hào)超范圍的保護(hù)電路發(fā)揮要求 1，能測(cè)量方波周期，并顯示 2，能測(cè)量100mV的正弦波有沒有愛好者，救救急，對(duì)這破玩意一竅不通有加分展開

基于fpga的多路脈沖信號(hào)發(fā)生器的設(shè)計(jì): （1）用Altera公司的FLEX10K器件，設(shè)計(jì)制作四路脈沖信號(hào)源，輸出頻率范圍：25Hz～500Hz；（2）其中各兩路信號(hào)源頻率相同，但有相位差，要求相位差可以調(diào)節(jié)；（3）具有頻率設(shè)置功能，頻... （1）用Altera公司的FLEX10K器件，設(shè)計(jì)制作四路脈沖信號(hào)源，輸出頻率范圍：25Hz～500Hz；（2）其中各兩路信號(hào)源頻率相同，但有相位差，要求相位差可以調(diào)節(jié)；（3）具有頻率設(shè)置功能，頻率步進(jìn)：1Hz；（4）輸出信號(hào)頻率穩(wěn)定，輸出信號(hào)占空比連續(xù)可調(diào)2.5% 至 80%；（5）輸出信號(hào)上升/下降時(shí)間小于100ns；（6）擴(kuò)展一顯示器，分辨率為4位，能夠顯示頻率值及相位差；（7）失真度：用示波器觀察時(shí)無明顯失真。展開

設(shè)計(jì)一種基于單片機(jī)P89V51制作的采用定時(shí)計(jì)數(shù)原理的簡(jiǎn)易頻率計(jì): 設(shè)計(jì)一種基于單片機(jī)P89V51制作的采用定時(shí)計(jì)數(shù)原理的簡(jiǎn)易頻率計(jì)。基本要求： a．被測(cè)信號(hào)的頻率范圍為1～20kHz，用4位數(shù)碼管顯示數(shù)據(jù)。 b．測(cè)量結(jié)果直接用十進(jìn)制數(shù)值顯示。 c．被測(cè)信號(hào)可以是正弦波、三角波、方波，幅值1～3V不等。 d．具有超量程... 設(shè)計(jì)一種基于單片機(jī)P89V51制作的采用定時(shí)計(jì)數(shù)原理的簡(jiǎn)易頻率計(jì)。基本要求： a．被測(cè)信號(hào)的頻率范圍為1～20kHz，用4位數(shù)碼管顯示數(shù)據(jù)。 b．測(cè)量結(jié)果直接用十進(jìn)制數(shù)值顯示。 c．被測(cè)信號(hào)可以是正弦波、三角波、方波，幅值1～3V不等。 d．具有超量程警告（可以用LED燈顯示，也可以用蜂鳴器報(bào)警）。 e．當(dāng)測(cè)量脈沖信號(hào)時(shí)，能顯示其占空比（精度誤差不大于1%）。 protel原理圖和程序都要的，么么噠展開

基于AT89S51的簡(jiǎn)易函數(shù)信號(hào)發(fā)生器設(shè)計(jì): 基于AT89S51單片機(jī)和D/A轉(zhuǎn)換器件DAC0832，根據(jù)按鍵選擇輸出相應(yīng)的正弦波、鋸齒波和方波波形，并能用示波器觀察輸出波形。只求完成如上Z基本要求，其余不需要。。求匯編程序和仿真圖。... 基于AT89S51單片機(jī)和D/A轉(zhuǎn)換器件DAC0832，根據(jù)按鍵選擇輸出相應(yīng)的正弦波、鋸齒波和方波波形，并能用示波器觀察輸出波形。只求完成如上Z基本要求，其余不需要。。求匯編程序和仿真圖。答案發(fā)至我的郵箱，2529396708@qq.com 謝謝啦展開

基于EDA的8位十進(jìn)制頻率計(jì)設(shè)計(jì)

基于FPGA數(shù)字頻率計(jì)相位差測(cè)量電路的設(shè)計(jì): 1、題目?jī)?nèi)容本設(shè)計(jì)采用單片機(jī)和現(xiàn)場(chǎng)可編程門陣列（FPGA）作為數(shù)字相位差計(jì)的核心部分?？紤]到FPGA具有集成度高，I/O資源豐富，穩(wěn)定可靠，可現(xiàn)場(chǎng)在線編程等優(yōu)點(diǎn)，而單片機(jī)具有很好的人機(jī)接口和運(yùn)算控制功能，本設(shè)計(jì)擬用FPGA和單片機(jī)相結(jié)合，構(gòu)成整個(gè)書記的測(cè)... 1、題目?jī)?nèi)容本設(shè)計(jì)采用單片機(jī)和現(xiàn)場(chǎng)可編程門陣列（FPGA）作為數(shù)字相位差計(jì)的核心部分。考慮到FPGA具有集成度高，I/O資源豐富，穩(wěn)定可靠，可現(xiàn)場(chǎng)在線編程等優(yōu)點(diǎn)，而單片機(jī)具有很好的人機(jī)接口和運(yùn)算控制功能，本設(shè)計(jì)擬用FPGA和單片機(jī)相結(jié)合，構(gòu)成整個(gè)書記的測(cè)控主體。其中，F(xiàn)PGA主要負(fù)責(zé)采集兩個(gè)待測(cè)信號(hào)相位差所對(duì)應(yīng)的時(shí)間差，而單片機(jī)則負(fù)責(zé)讀取FPGA采集到的數(shù)據(jù)，并根據(jù)這些數(shù)據(jù)計(jì)算待測(cè)信號(hào)的相位差，同時(shí)顯示出待測(cè)信號(hào)相位差。整個(gè)系統(tǒng)發(fā)揮了FPGA各自的優(yōu)勢(shì)，具有高速而可靠的測(cè)控能力，具有比較強(qiáng)的數(shù)據(jù)處理能力，鍵盤輸入及顯示控制比較靈活，系統(tǒng)可擴(kuò)展性能比較好，整個(gè)系統(tǒng)性價(jià)比比較好。 2、設(shè)計(jì)的要求一、基本要求設(shè)計(jì)一個(gè)相位差測(cè)量電路（1）頻率范圍：20Hz～100kHz。（2）相位測(cè)量?jī)x的輸入阻抗≥100kΩ。（3）相位測(cè)量誤差≤2°。（4）相位差數(shù)字顯示：相位讀數(shù)為0°～359.9°，分辨力為0.1°。（5）允許兩路輸入方波信號(hào)峰-峰值可分別在2.5V～5V范圍內(nèi)變化。二、發(fā)揮部分（1）能夠測(cè)量頻率。（2）能夠測(cè)量占空比。（3）在保持相位測(cè)量?jī)x測(cè)量誤差和頻率范圍不變的條件下，擴(kuò)展相位測(cè)量?jī)x輸入正弦電壓峰-峰值至0.3V～5V范圍。（4）擴(kuò)大測(cè)量波形范圍。由于本人大四上班了，沒有時(shí)間做畢業(yè)設(shè)計(jì)，有的論文給小弟發(fā)一份，小弟不勝感激郵箱：1071651353@qq.com 謝謝可以后續(xù)加分的哦展開

求一個(gè)簡(jiǎn)易單片機(jī)頻率計(jì)設(shè)計(jì)程序: 頻率測(cè)量精度為1HZ 誤差小于10HZ通過LCD1602顯示出來

4月突出貢獻(xiàn)榜

推薦主頁

基于FPGA 的簡(jiǎn)易頻率計(jì)設(shè)計(jì)

聯(lián)系我們

關(guān)注我們