基于FPGA數(shù)字頻率計(jì)相位差測(cè)量電路的設(shè)計(jì)
用微笑嘗試苦澀-
1、 題目?jī)?nèi)容 本設(shè)計(jì)采用單片機(jī)和現(xiàn)場(chǎng)可編程門陣列（FPGA）作為數(shù)字相位差計(jì)的核心部分。考慮到FPGA具有集成度高，I/O資源豐富，穩(wěn)定可靠，可現(xiàn)場(chǎng)在線編程等優(yōu)點(diǎn)，而單片機(jī)具有很好的人機(jī)接口和運(yùn)算控制功能，本設(shè)計(jì)擬用FPGA和單片機(jī)相結(jié)合，構(gòu)成整個(gè)書記的測(cè)... 1、 題目?jī)?nèi)容 本設(shè)計(jì)采用單片機(jī)和現(xiàn)場(chǎng)可編程門陣列（FPGA）作為數(shù)字相位差計(jì)的核心部分?？紤]到FPGA具有集成度高，I/O資源豐富，穩(wěn)定可靠，可現(xiàn)場(chǎng)在線編程等優(yōu)點(diǎn)，而單片機(jī)具有很好的人機(jī)接口和運(yùn)算控制功能，本設(shè)計(jì)擬用FPGA和單片機(jī)相結(jié)合，構(gòu)成整個(gè)書記的測(cè)控主體。其中，F(xiàn)PGA主要負(fù)責(zé)采集兩個(gè)待測(cè)信號(hào)相位差所對(duì)應(yīng)的時(shí)間差，而單片機(jī)則負(fù)責(zé)讀取FPGA采集到的數(shù)據(jù)，并根據(jù)這些數(shù)據(jù)計(jì)算待測(cè)信號(hào)的相位差，同時(shí)顯示出待測(cè)信號(hào)相位差。整個(gè)系統(tǒng)發(fā)揮了FPGA各自的優(yōu)勢(shì)，具有高速而可靠的測(cè)控能力，具有比較強(qiáng)的數(shù)據(jù)處理能力，鍵盤輸入及顯示控制比較靈活，系統(tǒng)可擴(kuò)展性能比較好，整個(gè)系統(tǒng)性價(jià)比比較好。 2、設(shè)計(jì)的要求 一、 基本要求 設(shè)計(jì)一個(gè)相位差測(cè)量電路 （1）頻率范圍：20Hz～100kHz。 （2）相位測(cè)量?jī)x的輸入阻抗≥100kΩ。 （3）相位測(cè)量誤差≤2°。 （4）相位差數(shù)字顯示：相位讀數(shù)為0°～359.9°，分辨力為0.1°。 （5）允許兩路輸入方波信號(hào)峰-峰值可分別在2.5V～5V范圍內(nèi)變化。 二、 發(fā)揮部分 （1）能夠測(cè)量頻率。 （2）能夠測(cè)量占空比。 （3）在保持相位測(cè)量?jī)x測(cè)量誤差和頻率范圍不變的條件下，擴(kuò)展相位測(cè)量?jī)x輸入正弦電壓峰-峰值至0.3V～5V范圍。 （4）擴(kuò)大測(cè)量波形范圍。 由于本人大四上班了，沒有時(shí)間做畢業(yè)設(shè)計(jì)，有的論文給小弟發(fā)一份，小弟不勝感激 郵箱：1071651353@qq.com 謝謝 可以后續(xù)加分的哦 展開
全部評(píng)論(2條)
贊(12)
回復(fù)(0)
登錄或新用戶注冊(cè)
- 微信登錄
- 密碼登錄
- 短信登錄
請(qǐng)用手機(jī)微信掃描下方二維碼
快速登錄或注冊(cè)新賬號(hào)
微信掃碼，手機(jī)電腦聯(lián)動(dòng)
注冊(cè)登錄即表示同意《儀器網(wǎng)服務(wù)條款》和《隱私協(xié)議》
熱門問答
- 基于FPGA數(shù)字頻率計(jì)相位差測(cè)量電路的設(shè)計(jì)
- 1、 題目?jī)?nèi)容 本設(shè)計(jì)采用單片機(jī)和現(xiàn)場(chǎng)可編程門陣列（FPGA）作為數(shù)字相位差計(jì)的核心部分。考慮到FPGA具有集成度高，I/O資源豐富，穩(wěn)定可靠，可現(xiàn)場(chǎng)在線編程等優(yōu)點(diǎn)，而單片機(jī)具有很好的人機(jī)接口和運(yùn)算控制功能，本設(shè)計(jì)擬用FPGA和單片機(jī)相結(jié)合，構(gòu)成整個(gè)書記的測(cè)... 1、 題目?jī)?nèi)容 本設(shè)計(jì)采用單片機(jī)和現(xiàn)場(chǎng)可編程門陣列（FPGA）作為數(shù)字相位差計(jì)的核心部分?？紤]到FPGA具有集成度高，I/O資源豐富，穩(wěn)定可靠，可現(xiàn)場(chǎng)在線編程等優(yōu)點(diǎn)，而單片機(jī)具有很好的人機(jī)接口和運(yùn)算控制功能，本設(shè)計(jì)擬用FPGA和單片機(jī)相結(jié)合，構(gòu)成整個(gè)書記的測(cè)控主體。其中，F(xiàn)PGA主要負(fù)責(zé)采集兩個(gè)待測(cè)信號(hào)相位差所對(duì)應(yīng)的時(shí)間差，而單片機(jī)則負(fù)責(zé)讀取FPGA采集到的數(shù)據(jù)，并根據(jù)這些數(shù)據(jù)計(jì)算待測(cè)信號(hào)的相位差，同時(shí)顯示出待測(cè)信號(hào)相位差。整個(gè)系統(tǒng)發(fā)揮了FPGA各自的優(yōu)勢(shì)，具有高速而可靠的測(cè)控能力，具有比較強(qiáng)的數(shù)據(jù)處理能力，鍵盤輸入及顯示控制比較靈活，系統(tǒng)可擴(kuò)展性能比較好，整個(gè)系統(tǒng)性價(jià)比比較好。 2、設(shè)計(jì)的要求 一、 基本要求 設(shè)計(jì)一個(gè)相位差測(cè)量電路 （1）頻率范圍：20Hz～100kHz。 （2）相位測(cè)量?jī)x的輸入阻抗≥100kΩ。 （3）相位測(cè)量誤差≤2°。 （4）相位差數(shù)字顯示：相位讀數(shù)為0°～359.9°，分辨力為0.1°。 （5）允許兩路輸入方波信號(hào)峰-峰值可分別在2.5V～5V范圍內(nèi)變化。 二、 發(fā)揮部分 （1）能夠測(cè)量頻率。 （2）能夠測(cè)量占空比。 （3）在保持相位測(cè)量?jī)x測(cè)量誤差和頻率范圍不變的條件下，擴(kuò)展相位測(cè)量?jī)x輸入正弦電壓峰-峰值至0.3V～5V范圍。 （4）擴(kuò)大測(cè)量波形范圍。 由于本人大四上班了，沒有時(shí)間做畢業(yè)設(shè)計(jì)，有的論文給小弟發(fā)一份，小弟不勝感激 郵箱：1071651353@qq.com 謝謝 可以后續(xù)加分的哦 展開
2012-02-28 06:24:32
474
2
- 基于FPGA的數(shù)字頻率計(jì)
- 不要子模塊，，要一個(gè)完整的代碼，不用調(diào)用，直接可以編譯的。。拜托了。。。。是用的VHDL語(yǔ)言。。
2016-02-12 15:47:21
334
1
- 基于FPGA 的簡(jiǎn)易頻率計(jì)設(shè)計(jì)
- 基于FPGA 的簡(jiǎn)易頻率計(jì)設(shè)計(jì) 利用FFT模塊（點(diǎn)數(shù)512）對(duì)信號(hào)進(jìn)行頻譜分析，用SignalTap 顯示頻譜 設(shè)計(jì)程序找出頻率值。
2015-11-21 07:30:29
487
1
- 基于fpga的信號(hào)發(fā)生器設(shè)計(jì)怎么做
2018-11-22 01:25:10
424
0
- 基于FPGA正弦波發(fā)生器的設(shè)計(jì)
- 二、設(shè)計(jì)目標(biāo)：1）設(shè)計(jì)一個(gè)正弦信號(hào)發(fā)生器，并確定頻率范圍；2）實(shí)現(xiàn)頻率的步進(jìn)可調(diào)功能；3）確定信號(hào)發(fā)生器的穩(wěn)定性及其頻率精度；4）實(shí)現(xiàn)頻率和幅度的顯示功能。我的QQ：185574352急... 二、設(shè)計(jì)目標(biāo)： 1）設(shè)計(jì)一個(gè)正弦信號(hào)發(fā)生器，并確定頻率范圍； 2）實(shí)現(xiàn)頻率的步進(jìn)可調(diào)功能； 3）確定信號(hào)發(fā)生器的穩(wěn)定性及其頻率精度； 4）實(shí)現(xiàn)頻率和幅度的顯示功能。 我的QQ：185574352 急求?。。。。。。。。。。。。。。? 展開
2011-05-02 04:07:00
439
4
- 基于fpga的數(shù)字頻率計(jì)的顯示代碼怎么寫
2018-12-03 16:45:39
393
0
- 急求基于FPGA的頻率計(jì)設(shè)計(jì)
- 要求：測(cè)量范圍0.1HZ到50MHZ，測(cè)頻精度萬(wàn)分之一，脈寬測(cè)試范圍0.1s到1s，占空比精度1%到99%。（注：軟件用的是quartus 2)。 各程序的作用介紹詳細(xì)點(diǎn)（特別是上面幾個(gè)要求的地方），我會(huì)加分的，當(dāng)然能完成編譯和仿真的，我會(huì)加的更多。可以百度附件發(fā)給我。Z... 要求：測(cè)量范圍0.1HZ到50MHZ，測(cè)頻精度萬(wàn)分之一，脈寬測(cè)試范圍0.1s到1s，占空比精度1%到99%。（注：軟件用的是quartus 2)。 各程序的作用介紹詳細(xì)點(diǎn)（特別是上面幾個(gè)要求的地方），我會(huì)加分的，當(dāng)然能完成編譯和仿真的，我會(huì)加的更多?？梢园俣雀郊l(fā)給我。Z后，謝謝。 展開
2013-12-09 05:14:34
424
2
- 基于單片機(jī)數(shù)字頻率計(jì)設(shè)計(jì)匯編語(yǔ)言程序的設(shè)計(jì)思路
- 一、 設(shè)計(jì)目的 ——掌握數(shù)字量數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方法。 二、技術(shù)指標(biāo) 1．測(cè)量范圍：0～200K 2．測(cè)量信號(hào)：方波 3．測(cè)量信號(hào)電壓：3～5V 4．閘門時(shí)間：10mS、0.1S、1S 5．顯示位數(shù)：6位 三、設(shè)計(jì)方案 根據(jù)技術(shù)要求，可確定出該數(shù)字頻率計(jì)應(yīng)由測(cè)量電路... 一、 設(shè)計(jì)目的 ——掌握數(shù)字量數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方法。 二、技術(shù)指標(biāo) 1．測(cè)量范圍：0～200K 2．測(cè)量信號(hào)：方波 3．測(cè)量信號(hào)電壓：3～5V 4．閘門時(shí)間：10mS、0.1S、1S 5．顯示位數(shù)：6位 三、設(shè)計(jì)方案 根據(jù)技術(shù)要求，可確定出該數(shù)字頻率計(jì)應(yīng)由測(cè)量電路（包括量程標(biāo)定電路和ADC）、單片機(jī)、鍵盤及顯示電路幾個(gè)組成部分，各部分采用的電路形式及主要器件確定如下： （1）單片機(jī)部分 選用89C51單片機(jī)作為主機(jī)，同時(shí)要設(shè)計(jì)89C51單片機(jī)的晶振電路和復(fù)位電路，具體電路略。 （2）測(cè)量電路部分 直接利用單片機(jī)內(nèi)部的定時(shí)/計(jì)數(shù)器實(shí)現(xiàn)頻率的測(cè)量。 （3）鍵盤、顯示部分 本機(jī)需配置具有3個(gè)按鍵的鍵盤和6位數(shù)字LED的顯示器。具體電路參見實(shí)驗(yàn)箱電路圖4、5。 測(cè)量頻率范圍：1-1000HZ 閘門時(shí)間1S，單位（HZ） 1K-10K 閘門時(shí)間0.1S （計(jì)數(shù)值×10），單位（KHZ） 10k-200k 閘門時(shí)間10mS（計(jì)數(shù)值×100）單位（KHZ） 用按鍵選擇測(cè)量范圍。 圖4 顯示器電路連接圖 圖5 鍵盤電路連接圖 圖6 等精度測(cè)量數(shù)字頻率計(jì)電路圖 展開
2014-06-06 05:07:53
358
1
- 基于FPGA的高精度DDS頻率計(jì)的設(shè)計(jì)
- 課題要求是 基于FPGA設(shè)計(jì)輸出100KHz到1MHz +/- 1KHz的正弦波頻率， 1KHz步進(jìn)，并用數(shù)模轉(zhuǎn)換器差分電路等得到穩(wěn)定的正弦波輸出。 （1） FPGA可采用CYCLONE。（2） 熟悉Verilog 和VHDL （3） 可通過(guò)數(shù)碼管或LCD顯示相關(guān)頻率數(shù)據(jù)。 求各路大神指點(diǎn)迷津 有消息請(qǐng)... 課題要求是 基于FPGA設(shè)計(jì)輸出100KHz到1MHz +/- 1KHz的正弦波頻率， 1KHz步進(jìn)，并用數(shù)模轉(zhuǎn)換器差分電路等得到穩(wěn)定的正弦波輸出。 （1） FPGA可采用CYCLONE。（2） 熟悉Verilog 和VHDL （3） 可通過(guò)數(shù)碼管或LCD顯示相關(guān)頻率數(shù)據(jù)。 求各路大神指點(diǎn)迷津 有消息請(qǐng)聯(lián)系我詳談 重謝！ 展開
2015-04-22 13:25:59
362
1
- 基于fpga的多路脈沖信號(hào)發(fā)生器的設(shè)計(jì)
- （1）用Altera公司的FLEX10K器件，設(shè)計(jì)制作四路脈沖信號(hào)源，輸出頻率范圍：25Hz～500Hz；（2）其中各兩路信號(hào)源頻率相同，但有相位差，要求相位差可以調(diào)節(jié)；（3）具有頻率設(shè)置功能，頻... （1）用Altera公司的FLEX10K器件，設(shè)計(jì)制作四路脈沖信號(hào)源，輸出頻率范圍：25Hz～500Hz； （2） 其中各兩路信號(hào)源頻率相同，但有相位差，要求相位差可以調(diào)節(jié)； （3）具有頻率設(shè)置功能，頻率步進(jìn)：1Hz； （4）輸出信號(hào)頻率穩(wěn)定，輸出信號(hào)占空比連續(xù)可調(diào)2.5% 至 80%； （5）輸出信號(hào)上升/下降時(shí)間小于100ns； （6）擴(kuò)展一顯示器，分辨率為4位，能夠顯示頻率值及相位差； （7）失真度：用示波器觀察時(shí)無(wú)明顯失真。 展開
2011-12-08 09:31:14
494
2
- 基于FPGA做 萬(wàn)年歷跟數(shù)字頻率計(jì)哪個(gè)比較簡(jiǎn)單一點(diǎn)？
- 外圍器件都需要什么 有什么區(qū)別
2013-05-18 01:15:16
402
2
- 基于vhdl語(yǔ)言的8位數(shù)字頻率計(jì)的設(shè)計(jì)
- 論文要求：測(cè)量從1Hz到9999的信號(hào)頻率，并將被測(cè)信 的頻率在數(shù)碼管上顯示出來(lái)，采用文本和圖形混合設(shè)計(jì)的方法！ 請(qǐng)高人指點(diǎn)一下！我實(shí)在是不懂，Z好能給我發(fā)一份設(shè)計(jì)，郵箱是945876736@qq.com!萬(wàn)分感謝!!!!
2010-03-14 18:18:36
366
2
- 跪求基于單片機(jī)數(shù)字頻率計(jì)設(shè)計(jì)？（按要求）
- （一）任務(wù) 利用單片機(jī)設(shè)計(jì)并制作簡(jiǎn)易的數(shù)字頻率計(jì)，電路組成框圖如圖所示。 （二）要求 1．基本要求 （1）能測(cè)量10HZ～500KHZ的方波。 （2）利用數(shù)碼管或者液晶顯示器顯示頻率。 （2．?dāng)U展部分（選作） （1）測(cè)量頻率范圍10HZ～2MHZ； ... （一）任務(wù) 利用單片機(jī)設(shè)計(jì)并制作簡(jiǎn)易的數(shù)字頻率計(jì)，電路組成框圖如圖所示。 （二）要求 1．基本要求 （1）能測(cè)量10HZ～500KHZ的方波。 （2）利用數(shù)碼管或者液晶顯示器顯示頻率。 （2．?dāng)U展部分（選作） （1）測(cè)量頻率范圍10HZ～2MHZ； （2）可以測(cè)量正弦波，三角波； （3）聲音播報(bào)頻率值； （4）其它。 展開
2011-05-23 02:35:27
548
4
- 基于51單片機(jī)的數(shù)字頻率計(jì)設(shè)計(jì)（proteus仿真）
- 要求：實(shí)現(xiàn)外部方波，三角波，正弦波，鋸齒波等常用波形的頻率測(cè)量 （硬件設(shè)計(jì)，軟件設(shè)計(jì)）
2012-06-03 00:12:36
515
3
- 基于DDS的多路信號(hào)相位差可調(diào)的信號(hào)發(fā)生器的設(shè)計(jì)
- 這是我畢業(yè)設(shè)計(jì)的題目哪位高手幫忙提供一些資料急需?。。。?.. 這是我 畢業(yè)設(shè)計(jì)的題目 哪位高手幫忙提供一些資料 急需?。。?！ 展開
2010-05-02 18:24:35
324
2
- 求 基于FPGA的等精度頻率計(jì)設(shè)計(jì) 畢業(yè)論文
- 采用等精度測(cè)頻原理進(jìn)行數(shù)字頻率計(jì)設(shè)計(jì)，小車了對(duì)被測(cè)信號(hào)計(jì)數(shù)產(chǎn)生的誤差，測(cè)量精度得以提升。本課題要求完成基于FPGA的等精度頻率計(jì)的應(yīng)用方案設(shè)計(jì)，并在DE2-70上進(jìn)行驗(yàn)證。 參數(shù)要求： 測(cè)量信號(hào)為方波，頻率范圍：1HZ~9999Hz 測(cè)量誤差<0.017% 采用液晶模... 采用等精度測(cè)頻原理進(jìn)行數(shù)字頻率計(jì)設(shè)計(jì)，小車了對(duì)被測(cè)信號(hào)計(jì)數(shù)產(chǎn)生的誤差，測(cè)量精度得以提升。本課題要求完成基于FPGA的等精度頻率計(jì)的應(yīng)用方案設(shè)計(jì)，并在DE2-70上進(jìn)行驗(yàn)證。 參數(shù)要求： 測(cè)量信號(hào)為方波，頻率范圍：1HZ~9999Hz 測(cè)量誤差<0.017% 采用液晶模塊進(jìn)行顯示，顯示刷下時(shí)間1~3秒可調(diào) 具有清零功能 各位大神可以發(fā)我QQ郵箱 395107842@qq.com 謝謝了?。? 展開
2011-12-21 06:18:14
512
2
- 求助請(qǐng)教基于FPGA的verilog正弦信號(hào)發(fā)生器設(shè)計(jì)
- 附帶程序，Z好有注解... 附帶程序，Z好有注解 展開
2012-05-03 15:02:14
426
1
- 基于51單片機(jī)的數(shù)字頻率計(jì)電路原理圖怎么畫
2018-11-24 20:51:55
421
0
- 誰(shuí)需要畢業(yè)論文 題目是基于虛擬儀器的相位差計(jì)的設(shè)計(jì)``
2012-03-26 04:54:42
341
4
4月突出貢獻(xiàn)榜
推薦主頁(yè)
最新話題
滬公網(wǎng)安備 31011502008050號(hào)
參與評(píng)論
登錄后參與評(píng)論