CP是把壞的Die挑出來，可以減少封裝和測試的成本?？梢愿苯拥闹繵afer 的良率。FT是把壞的chip挑出來；檢驗封裝的良率。

現(xiàn)在對于一般的wafer工藝，很多公司多把CP給省了；減少成本。

CP對整片Wafer的每個Die來測試

而FT則對封裝好的Chip來測試。

CP  Pass 才會去封裝。然后FT，確保封裝后也Pass。

WAT是Wafer Acceptance Test，對專門的測試圖形（test key）的測試，通過電參數(shù)來監(jiān)控各步工藝是否正常和穩(wěn)定；

CP是wafer level的chip probing，是整個wafer工藝，包括backgrinding和backmetal（if need），對一些基本器件參數(shù)的測試，如vt（閾值電壓），Rdson（導通電阻），BVdss（源漏擊穿電壓），Igss（柵源漏電流），Idss（漏源漏電流）等，一般測試機臺的電壓和功率不會很高；

FT是packaged chip level的Final Test，主要是對于這個（CP passed）IC或Device芯片應用方面的測試，有些甚至是待機測試；

Pass FP還不夠，還需要做process qual 和product qual

CP 測試對Memory來說還有一個非常重要的作用，那就是通過MRA計算出chip level 的Repair address，通過Laser Repair將CP測試中的Repairable die 修補回來，這樣保證了yield和reliability兩方面的提升。

CP是對wafer進行測試，檢查fab廠制造的工藝水平

FT是對package進行測試，檢查封裝廠制造的工藝水平

對于測試項來說，有些測試項在CP時會進行測試，在FT時就不用再次進行測試了，節(jié)省了FT測試時間；但是有些測試項必須在FT時才進行測試（不同的設計公司會有不同的要求）

一般來說，CP測試的項目比較多，比較全；FT測的項目比較少，但都是關鍵項目，條件嚴格。但也有很多公司只做FT不做CP（如果FT和封裝yield高的話，CP就失去意義了）。

在測試方面，CP比較難的是探針卡的制作，并行測試的干擾問題。FT相對來說簡單一點。還有一點，memory測試的CP會更難，因為要做redundancy analysis，寫程序很麻煩。

CP在整個制程中算是半成品測試，目的有2個，1個是監(jiān)控前道工藝良率，另一個是降低后道成本（避免封裝過多的壞芯片），其能夠測試的項比FT要少些。Z簡單的一個例子，碰到大電流測試項CP肯定是不測的（探針容許的電流有限），這項只能在封裝后的FT測。不過許多項CP測試后FT的時候就可以免掉不測了（可以提GX率），所以有時會覺得FT的測試項比CP少很多。

應該說WAT的測試項和CP/FT是不同的。CP不是制造（FAB）測的！

而CP的項目是從屬于FT的（也就是說CP測的只會比FT少），項目完全一樣的；不同的是卡的SPEC而已；因為封裝都會導致參數(shù)漂移，所以CP測試SPEC收的要比FT更緊以確保Z終成品FT良率。還有相當多的DH把wafer做成幾個系列通用的die，在CP是通過trimming來定向確定做成其系列中的某一款，這是解決相似電路節(jié)省光刻版的較佳方案；所以除非你公司的wafer封裝成device是唯（）一的，且WAT良率在99%左右，才會盲封的。

據我所知盲封的DH很少很少，風險實在太大，不容易受控。

WAT：wafer level 的管芯或結構測試

CP：wafer level 的電路測試含功能

FT：device level 的電路測試含功能

CP=chip probing

FT=Final Test

CP 一般是在測試晶圓，封裝之前看，封裝后都要FT的。不過bump wafer是在裝上錫球，probing后就沒有FT

FT是在封裝之后，也叫“終測”。意思是說測試完這道就直接賣去做application。

CP用prober，probe card。FT是handler，socket

CP比較常見的是room temperature=25度，F(xiàn)T可能一般就是75或90度

CP沒有QA buy-off（質量認證、驗收），F(xiàn)T有

CP兩方面

1. 監(jiān)控工藝，所以呢，覺得probe實際屬于FAB范疇

2. 控制成本。Financial fate。我們知道FT封裝和測試成本是芯片成本中比較大的一部分，所以把次品在probe中reject掉或者修復，Z有利于控制成本

FT:

終測通常是測試項Z多的測試了，有些客戶還要求3溫測試，成本也Z大。

至于測試項呢，

1. 如果測試時間很長，CP和FT又都可以測，像trim項，加在probe能顯著降低時間成本，當然也要看客戶要求。

2. 關于大電流測試呢，F(xiàn)T多些，但是我在probe也測過十幾安培的功率mosfet，一個PAD上十多個needle。

3. 有些PAD會封裝到device內部，在FT是看不到的，所以有些測試項只能在CP直接測，像功率管的GATE端漏電流測試Igss

CP測試主要是挑壞die，修補die，然后保證die在基本的spec內，function well。

FT測試主要是package完成后，保證die在嚴格的spec內能夠function。

CP的難點在于，如何在Z短的時間內挑出壞die，修補die。

FT的難點在于，如何在Z短的時間內，保證出廠的Unit能夠完成全部的Function。

振動篩分機英語專業(yè)術語是什么？

失效分析的原則 ：
1，先無損，后有損。 
2，先電測試，外觀檢，后開蓋。 
3，開蓋后也要先無損（不引入新破壞），后破壞。  
 
失效分析程序 ：
失效現(xiàn)象記錄。了解情況，了解失效現(xiàn)場信息，失效樣品的參數(shù)測試結果，失效樣品的一些產品信息。 
鑒別失效模式。用現(xiàn)有設備確認產品失效是否與客戶所述一致，并如實記錄下失效情況。 
用自已的語言描述失效特征。 
按照失效分析程序一一檢查，分析。通常有下述幾步：外觀檢查，電參數(shù)測式，開短路測試，X-RAY檢查，超聲清洗，超聲波離層分析，開帽，內部目檢，電子掃描顯微鏡，腐球并檢查壓區(qū)。上面幾步不是每步都要，要有針對性地做，做到哪一步發(fā)現(xiàn)問題了，后面幾步視情況也可省去。 
歸納分析結論，提出自已對分析結果的看法。 
提出糾正建議措施。 
出具分析報告。

 
失效信息收集：
產品信息 ：生產日期 ，客戶，封裝形式，型號，批號，良率情況，生產批還是試驗批，失效Bin值，焊絲規(guī)格，圖形密集區(qū)典型線寬，芯片厚度，導電膠，采用的料餅，印章內容，是否測試過，測試機臺狀況等。 
失效現(xiàn)象記錄。失效日期，失效地點，數(shù)量，失效環(huán)境，是否工作過（即是否焊在整機上使用過），客戶是否在使用前對產品測試過，工作條件是否超過規(guī)格范圍。 

鑒別失效模式 ：
電參數(shù)測試。 
開短路測試。目前有5臺專用開短路測試機：S9100，測試品種有PQFP44，LQFP44，PQFP52，PQFP64，DIP和SDIP中的部份。CD318A，測試品種有，SOP8/SOP16/SOP20/24/28 ，DIP8/14/16，密間距產品，手工機測試DIP系列。測試時要了解對應主機電腦中是否有該品種的測試程序，如果沒有則要請相關人員編寫程序。 
失效分析順序 
 
外部目檢：
X-RAY檢查 
超聲清洗 
復測 
SAT即超聲檢查 
開帽后內部目檢 
腐球檢查 

型號 KT-0904T-RL 加熱制冷 KT-0904T 不帶加熱制冷 KT-0904T-R 加熱 類型 加熱型 400℃ 加熱制冷型室溫到-190℃-350℃ 低溫型：室溫到-190℃ 腔體材質 304 不銹鋼 腔體內尺寸 φ90x40mm 腔體上視窗尺寸 Φ42mm（選配凹視窗Φ22mm） 腔體抽氣口 KF16 腔體進氣口 公制 3mm 6mm 氣管接頭 英制 1/8mm 1/4mm 氣管接頭可選 腔體出氣口 公制 3mm 6mm 氣管接頭 英制 1/8mm 1/4mm 氣管接頭可選 腔體正壓 ≤0.05MPa 腔體真空度 機械泵≤5Pa （5 分鐘） 分子泵≤5E-3Pa（30 分鐘） 樣品臺 樣品臺材質 304 不銹鋼 樣品臺尺寸 26X26mm 樣品臺-視窗 距離 30mm（可選凹視窗間距 15mm） 樣品臺測溫傳感器 A 級 PT100 鉑電阻 樣品臺溫度 室溫到 350℃（可選高低溫樣品臺 高溫 350℃低溫-190℃） 樣品臺測溫誤差 ±0.2℃ 樣品臺變溫速率 高溫 10℃/min 低溫 5℃/min 溫控儀

集成電路測試儀使用方法

集成電路（IC）測試儀是電子產品制造和維護中的重要工具，它能夠幫助工程師檢查和驗證集成電路的性能，確保產品的質量與穩(wěn)定性。正確使用集成電路測試儀不僅能夠提高工作效率，還能減少測試中的誤差。本文將詳細介紹集成電路測試儀的使用方法，幫助您更好地理解如何通過這一工具有效檢測和診斷集成電路。

一、準備工作

在使用集成電路測試儀之前，首先需要做好相關的準備工作。測試人員應當確認測試儀的電源已經正常接入，并且電池電量充足。如果是便攜式測試儀，確保電池電量至少能維持整個測試周期。測試儀的接口應當與集成電路的腳位相匹配，確保能夠順利連接進行測試。還應準備相關的測試電纜和轉接頭，以便于在不同類型的測試中使用。

二、連接集成電路

在測試集成電路之前，首先需要確保測試儀與待測的集成電路正確連接。測試時，應使用合適的夾具或適配器來固定集成電路，防止接觸不良或損壞芯片。通過測試儀提供的引腳圖或腳位標示，將電纜正確連接至IC的相應引腳。特別注意，連接時需要避免電源反接，這樣可能會導致芯片損壞。

三、選擇測試模式

集成電路測試儀通常具有多種測試模式，包括但不限于靜態(tài)測試、動態(tài)測試和功能測試。靜態(tài)測試主要用于檢查電路的基本工作狀態(tài)，確保每個引腳的電壓和電流是否在正常范圍內；動態(tài)測試則是通過模擬電路在工作狀態(tài)下的各種操作，檢查其響應和性能；功能測試則是通過特定的測試程序，驗證集成電路是否能夠完成預期的功能。根據實際需求，選擇適當?shù)臏y試模式能夠提高測試效率，減少不必要的操作步驟。

四、開始測試

在完成連接和選擇測試模式后，點擊開始按鈕進行測試。測試儀會通過內部程序對集成電路進行一系列的檢測，測試過程通常會顯示出電壓、電流、波形等數(shù)據，測試人員應根據這些信息進行分析，判斷集成電路的工作狀態(tài)是否正常。如果測試結果偏離了預定的標準值，可能意味著集成電路存在故障或性能不良，需要進一步檢查或更換。

五、分析測試結果

測試結束后，分析測試結果是至關重要的一步。測試儀通常會顯示各項測試數(shù)據，包括每個引腳的電壓值、波形、頻率等。工程師需要根據這些數(shù)據與集成電路的規(guī)格進行比對，判斷是否符合預期標準。如果有異常，需要進一步檢查連接是否良好，或者確認是否有其他因素干擾了測試。對于一些復雜的故障，可能需要借助示波器或其他輔助工具進行更精細的分析。

六、注意事項

在使用集成電路測試儀的過程中，有幾個注意事項需要特別強調。測試人員應熟悉集成電路的基本原理與結構，了解每個引腳的功能，以便在測試過程中迅速識別問題所在。確保測試儀的各項設置和校準正確，以避免誤操作帶來的數(shù)據誤差。測試過程中應保持環(huán)境清潔，避免靜電或其他干擾因素影響測試結果。

總結

集成電路測試儀是一款不可或缺的工具，廣泛應用于集成電路的生產、維修和研究領域。通過正確的操作方法，能夠有效提高集成電路的檢測效率和準確性。在測試過程中，操作人員不僅要掌握基本的使用技巧，還應結合實際情況，靈活運用測試模式和分析方法，確保測試結果的可靠性。