CP是把壞的Die挑出來(lái)，可以減少封裝和測(cè)試的成本?？梢愿苯拥闹繵afer 的良率。FT是把壞的chip挑出來(lái)；檢驗(yàn)封裝的良率。

現(xiàn)在對(duì)于一般的wafer工藝，很多公司多把CP給省了；減少成本。

CP對(duì)整片Wafer的每個(gè)Die來(lái)測(cè)試

而FT則對(duì)封裝好的Chip來(lái)測(cè)試。

CP  Pass 才會(huì)去封裝。然后FT，確保封裝后也Pass。

WAT是Wafer Acceptance Test，對(duì)專門(mén)的測(cè)試圖形（test key）的測(cè)試，通過(guò)電參數(shù)來(lái)監(jiān)控各步工藝是否正常和穩(wěn)定；

CP是wafer level的chip probing，是整個(gè)wafer工藝，包括backgrinding和backmetal（if need），對(duì)一些基本器件參數(shù)的測(cè)試，如vt（閾值電壓），Rdson（導(dǎo)通電阻），BVdss（源漏擊穿電壓），Igss（柵源漏電流），Idss（漏源漏電流）等，一般測(cè)試機(jī)臺(tái)的電壓和功率不會(huì)很高；

FT是packaged chip level的Final Test，主要是對(duì)于這個(gè)（CP passed）IC或Device芯片應(yīng)用方面的測(cè)試，有些甚至是待機(jī)測(cè)試；

Pass FP還不夠，還需要做process qual 和product qual

CP 測(cè)試對(duì)Memory來(lái)說(shuō)還有一個(gè)非常重要的作用，那就是通過(guò)MRA計(jì)算出chip level 的Repair address，通過(guò)Laser Repair將CP測(cè)試中的Repairable die 修補(bǔ)回來(lái)，這樣保證了yield和reliability兩方面的提升。

CP是對(duì)wafer進(jìn)行測(cè)試，檢查fab廠制造的工藝水平

FT是對(duì)package進(jìn)行測(cè)試，檢查封裝廠制造的工藝水平

對(duì)于測(cè)試項(xiàng)來(lái)說(shuō)，有些測(cè)試項(xiàng)在CP時(shí)會(huì)進(jìn)行測(cè)試，在FT時(shí)就不用再次進(jìn)行測(cè)試了，節(jié)省了FT測(cè)試時(shí)間；但是有些測(cè)試項(xiàng)必須在FT時(shí)才進(jìn)行測(cè)試（不同的設(shè)計(jì)公司會(huì)有不同的要求）

一般來(lái)說(shuō)，CP測(cè)試的項(xiàng)目比較多，比較全；FT測(cè)的項(xiàng)目比較少，但都是關(guān)鍵項(xiàng)目，條件嚴(yán)格。但也有很多公司只做FT不做CP（如果FT和封裝yield高的話，CP就失去意義了）。

在測(cè)試方面，CP比較難的是探針卡的制作，并行測(cè)試的干擾問(wèn)題。FT相對(duì)來(lái)說(shuō)簡(jiǎn)單一點(diǎn)。還有一點(diǎn)，memory測(cè)試的CP會(huì)更難，因?yàn)橐鰎edundancy analysis，寫(xiě)程序很麻煩。

CP在整個(gè)制程中算是半成品測(cè)試，目的有2個(gè)，1個(gè)是監(jiān)控前道工藝良率，另一個(gè)是降低后道成本（避免封裝過(guò)多的壞芯片），其能夠測(cè)試的項(xiàng)比FT要少些。Z簡(jiǎn)單的一個(gè)例子，碰到大電流測(cè)試項(xiàng)CP肯定是不測(cè)的（探針容許的電流有限），這項(xiàng)只能在封裝后的FT測(cè)。不過(guò)許多項(xiàng)CP測(cè)試后FT的時(shí)候就可以免掉不測(cè)了（可以提GX率），所以有時(shí)會(huì)覺(jué)得FT的測(cè)試項(xiàng)比CP少很多。

應(yīng)該說(shuō)WAT的測(cè)試項(xiàng)和CP/FT是不同的。CP不是制造（FAB）測(cè)的！

而CP的項(xiàng)目是從屬于FT的（也就是說(shuō)CP測(cè)的只會(huì)比FT少），項(xiàng)目完全一樣的；不同的是卡的SPEC而已；因?yàn)榉庋b都會(huì)導(dǎo)致參數(shù)漂移，所以CP測(cè)試SPEC收的要比FT更緊以確保Z終成品FT良率。還有相當(dāng)多的DH把wafer做成幾個(gè)系列通用的die，在CP是通過(guò)trimming來(lái)定向確定做成其系列中的某一款，這是解決相似電路節(jié)省光刻版的較佳方案；所以除非你公司的wafer封裝成device是唯（）一的，且WAT良率在99%左右，才會(huì)盲封的。

據(jù)我所知盲封的DH很少很少，風(fēng)險(xiǎn)實(shí)在太大，不容易受控。

WAT：wafer level 的管芯或結(jié)構(gòu)測(cè)試

CP：wafer level 的電路測(cè)試含功能

FT：device level 的電路測(cè)試含功能

CP=chip probing

FT=Final Test

CP 一般是在測(cè)試晶圓，封裝之前看，封裝后都要FT的。不過(guò)bump wafer是在裝上錫球，probing后就沒(méi)有FT

FT是在封裝之后，也叫“終測(cè)”。意思是說(shuō)測(cè)試完這道就直接賣去做application。

CP用prober，probe card。FT是handler，socket

CP比較常見(jiàn)的是room temperature=25度，F(xiàn)T可能一般就是75或90度

CP沒(méi)有QA buy-off（質(zhì)量認(rèn)證、驗(yàn)收），F(xiàn)T有

CP兩方面

1. 監(jiān)控工藝，所以呢，覺(jué)得probe實(shí)際屬于FAB范疇

2. 控制成本。Financial fate。我們知道FT封裝和測(cè)試成本是芯片成本中比較大的一部分，所以把次品在probe中reject掉或者修復(fù)，Z有利于控制成本

FT:

終測(cè)通常是測(cè)試項(xiàng)Z多的測(cè)試了，有些客戶還要求3溫測(cè)試，成本也Z大。

至于測(cè)試項(xiàng)呢，

1. 如果測(cè)試時(shí)間很長(zhǎng)，CP和FT又都可以測(cè)，像trim項(xiàng)，加在probe能顯著降低時(shí)間成本，當(dāng)然也要看客戶要求。

2. 關(guān)于大電流測(cè)試呢，F(xiàn)T多些，但是我在probe也測(cè)過(guò)十幾安培的功率mosfet，一個(gè)PAD上十多個(gè)needle。

3. 有些PAD會(huì)封裝到device內(nèi)部，在FT是看不到的，所以有些測(cè)試項(xiàng)只能在CP直接測(cè)，像功率管的GATE端漏電流測(cè)試Igss

CP測(cè)試主要是挑壞die，修補(bǔ)die，然后保證die在基本的spec內(nèi)，function well。

FT測(cè)試主要是package完成后，保證die在嚴(yán)格的spec內(nèi)能夠function。

CP的難點(diǎn)在于，如何在Z短的時(shí)間內(nèi)挑出壞die，修補(bǔ)die。

FT的難點(diǎn)在于，如何在Z短的時(shí)間內(nèi)，保證出廠的Unit能夠完成全部的Function。

集成電路測(cè)試儀使用方法

集成電路（IC）測(cè)試儀是電子產(chǎn)品制造和維護(hù)中的重要工具，它能夠幫助工程師檢查和驗(yàn)證集成電路的性能，確保產(chǎn)品的質(zhì)量與穩(wěn)定性。正確使用集成電路測(cè)試儀不僅能夠提高工作效率，還能減少測(cè)試中的誤差。本文將詳細(xì)介紹集成電路測(cè)試儀的使用方法，幫助您更好地理解如何通過(guò)這一工具有效檢測(cè)和診斷集成電路。

一、準(zhǔn)備工作

在使用集成電路測(cè)試儀之前，首先需要做好相關(guān)的準(zhǔn)備工作。測(cè)試人員應(yīng)當(dāng)確認(rèn)測(cè)試儀的電源已經(jīng)正常接入，并且電池電量充足。如果是便攜式測(cè)試儀，確保電池電量至少能維持整個(gè)測(cè)試周期。測(cè)試儀的接口應(yīng)當(dāng)與集成電路的腳位相匹配，確保能夠順利連接進(jìn)行測(cè)試。還應(yīng)準(zhǔn)備相關(guān)的測(cè)試電纜和轉(zhuǎn)接頭，以便于在不同類型的測(cè)試中使用。

二、連接集成電路

在測(cè)試集成電路之前，首先需要確保測(cè)試儀與待測(cè)的集成電路正確連接。測(cè)試時(shí)，應(yīng)使用合適的夾具或適配器來(lái)固定集成電路，防止接觸不良或損壞芯片。通過(guò)測(cè)試儀提供的引腳圖或腳位標(biāo)示，將電纜正確連接至IC的相應(yīng)引腳。特別注意，連接時(shí)需要避免電源反接，這樣可能會(huì)導(dǎo)致芯片損壞。

三、選擇測(cè)試模式

集成電路測(cè)試儀通常具有多種測(cè)試模式，包括但不限于靜態(tài)測(cè)試、動(dòng)態(tài)測(cè)試和功能測(cè)試。靜態(tài)測(cè)試主要用于檢查電路的基本工作狀態(tài)，確保每個(gè)引腳的電壓和電流是否在正常范圍內(nèi)；動(dòng)態(tài)測(cè)試則是通過(guò)模擬電路在工作狀態(tài)下的各種操作，檢查其響應(yīng)和性能；功能測(cè)試則是通過(guò)特定的測(cè)試程序，驗(yàn)證集成電路是否能夠完成預(yù)期的功能。根據(jù)實(shí)際需求，選擇適當(dāng)?shù)臏y(cè)試模式能夠提高測(cè)試效率，減少不必要的操作步驟。

四、開(kāi)始測(cè)試

在完成連接和選擇測(cè)試模式后，點(diǎn)擊開(kāi)始按鈕進(jìn)行測(cè)試。測(cè)試儀會(huì)通過(guò)內(nèi)部程序?qū)呻娐愤M(jìn)行一系列的檢測(cè)，測(cè)試過(guò)程通常會(huì)顯示出電壓、電流、波形等數(shù)據(jù)，測(cè)試人員應(yīng)根據(jù)這些信息進(jìn)行分析，判斷集成電路的工作狀態(tài)是否正常。如果測(cè)試結(jié)果偏離了預(yù)定的標(biāo)準(zhǔn)值，可能意味著集成電路存在故障或性能不良，需要進(jìn)一步檢查或更換。

五、分析測(cè)試結(jié)果

測(cè)試結(jié)束后，分析測(cè)試結(jié)果是至關(guān)重要的一步。測(cè)試儀通常會(huì)顯示各項(xiàng)測(cè)試數(shù)據(jù)，包括每個(gè)引腳的電壓值、波形、頻率等。工程師需要根據(jù)這些數(shù)據(jù)與集成電路的規(guī)格進(jìn)行比對(duì)，判斷是否符合預(yù)期標(biāo)準(zhǔn)。如果有異常，需要進(jìn)一步檢查連接是否良好，或者確認(rèn)是否有其他因素干擾了測(cè)試。對(duì)于一些復(fù)雜的故障，可能需要借助示波器或其他輔助工具進(jìn)行更精細(xì)的分析。

六、注意事項(xiàng)

在使用集成電路測(cè)試儀的過(guò)程中，有幾個(gè)注意事項(xiàng)需要特別強(qiáng)調(diào)。測(cè)試人員應(yīng)熟悉集成電路的基本原理與結(jié)構(gòu)，了解每個(gè)引腳的功能，以便在測(cè)試過(guò)程中迅速識(shí)別問(wèn)題所在。確保測(cè)試儀的各項(xiàng)設(shè)置和校準(zhǔn)正確，以避免誤操作帶來(lái)的數(shù)據(jù)誤差。測(cè)試過(guò)程中應(yīng)保持環(huán)境清潔，避免靜電或其他干擾因素影響測(cè)試結(jié)果。

總結(jié)

集成電路測(cè)試儀是一款不可或缺的工具，廣泛應(yīng)用于集成電路的生產(chǎn)、維修和研究領(lǐng)域。通過(guò)正確的操作方法，能夠有效提高集成電路的檢測(cè)效率和準(zhǔn)確性。在測(cè)試過(guò)程中，操作人員不僅要掌握基本的使用技巧，還應(yīng)結(jié)合實(shí)際情況，靈活運(yùn)用測(cè)試模式和分析方法，確保測(cè)試結(jié)果的可靠性。