我是粽子018全部評論(2條)
贊(7)
回復(0)
熱門問答
- 急求 跪求 基于Verilog HDL 語言的簡易邏輯分析儀設計 我的郵箱是13703412@qq.com
2010-12-19 03:52:10
302
2
- 簡易數(shù)字頻率計 verilog語言設計
- 要求：1、設計一個數(shù)字頻率計，閘門時間為1秒，Z高可測頻率為100Mhz. 2、頻率由8位數(shù)碼管顯示輸出。
2014-06-30 06:21:07
546
1
- 基于Verilog HDL的多功能信號發(fā)生器
- 3.1.1多功能信號發(fā)生器的設計1.設計原理多功能信號發(fā)生器的原理框圖如圖3.1所示。其中，CLKGEN是分頻器，用于對EDA實訓儀主板上提供的20MHz的主頻率進行分頻，以得到滿足多功能信號發(fā)... 3.1.1 多功能信號發(fā)生器的設計 1. 設計原理 多功能信號發(fā)生器的原理框圖如圖3.1所示。其中，CLKGEN是分頻器，用于對EDA實訓儀主板上提供的20MHz的主頻率進行分頻，以得到滿足多功能信號發(fā)生器設計需要的時鐘頻率，clk是20MHz的主頻率輸入端，step是步長控制端，當step為0或1時，分別控制分頻器的分頻比，分頻結果由newclk端輸出。Lpm_counter0是參數(shù)可設置的計數(shù)器，用于產(chǎn)生lpm_rom0的8位地址，并從q[7..0]端輸出。lpm_rom0是參數(shù)可設置的只讀存儲器，用于存放多功能信號發(fā)生器的波形數(shù)據(jù)信號，其地址輸入端adder[7..0]接于計數(shù)器的輸出端q[7..0]，通過地址的改變從存儲器中逐步地取出波形數(shù)據(jù)，經(jīng)D/A轉換后產(chǎn)生模擬波形輸出。 2. 設計要求 ① 能夠產(chǎn)生兩種或以上種輸出波形（正弦波、三角波、鋸齒波等）。 ② 輸出的波形的頻率允許有多種選擇。 ③ 輸出波形的幅度在1V～5V范圍內(nèi)。 ④ 輸出的波形能夠用示波器測量。 郵箱475321685@qq.com哪位大哥救救小女子！ 展開
2018-11-20 16:47:26
350
0
- 跪求 基于verilog HDL設計的數(shù)字頻率計數(shù)與模塊的程序！超簡單就行！
- 畢業(yè)論文用verilog HDL語言設計，謝謝哪位仁兄給我寫個這樣程序，簡單點的 Z好有測試程序和測試結果！謝謝了！
2009-04-15 13:32:14
384
2
- 急求基于FPGA的頻率計設計
- 要求：測量范圍0.1HZ到50MHZ，測頻精度萬分之一，脈寬測試范圍0.1s到1s，占空比精度1%到99%。（注：軟件用的是quartus 2)。 各程序的作用介紹詳細點（特別是上面幾個要求的地方），我會加分的，當然能完成編譯和仿真的，我會加的更多。可以百度附件發(fā)給我。Z... 要求：測量范圍0.1HZ到50MHZ，測頻精度萬分之一，脈寬測試范圍0.1s到1s，占空比精度1%到99%。（注：軟件用的是quartus 2)。 各程序的作用介紹詳細點（特別是上面幾個要求的地方），我會加分的，當然能完成編譯和仿真的，我會加的更多?？梢园俣雀郊l(fā)給我。Z后，謝謝。 展開
2013-12-09 05:14:34
426
2
- 基于FPGA 的簡易頻率計設計
- 基于FPGA 的簡易頻率計設計 利用FFT模塊（點數(shù)512）對信號進行頻譜分析，用SignalTap 顯示頻譜 設計程序找出頻率值。
2015-11-21 07:30:29
489
1
- 急求：關于數(shù)電簡易數(shù)字頻率計的設計
- 急求： 要求： ⑴.設計一個簡易數(shù)字頻率計，用于測量數(shù)字信號的頻率并顯示，用一個開關控制頻率計的起動和停止，并可對頻率計置數(shù)。 ⑵.測頻范圍為0.1Hz到9999Hz。 ⑶.測量所需時基時間可調，分1秒和10秒兩檔。 ⑷.能連續(xù)循環(huán)測量顯示，若用1秒檔時要求6秒完... 急求： 要求： ⑴.設計一個簡易數(shù)字頻率計，用于測量數(shù)字信號的頻率并顯示，用一個開關控制頻率計的起動和停止，并可對頻率計置數(shù)。 ⑵.測頻范圍為0.1Hz到9999Hz。 ⑶.測量所需時基時間可調，分1秒和10秒兩檔。 ⑷.能連續(xù)循環(huán)測量顯示，若用1秒檔時要求6秒完成一個循環(huán)，其中1秒計數(shù)測量；4秒顯示結果；1秒清零。然后依次循環(huán)。10秒檔則60秒完成一個循環(huán)。 常見的元器件選擇： ?74160(74161)，10進制（16進制）計數(shù)器?555，?7474 雙D觸發(fā)器?7400(2輸入端，4與非門)，?7404(6非門)，?7408(2輸入，4與門)?7420(4輸入，2與非門)， ?7432（2輸入端，4或門)，?7421(4輸入端，雙與門)，?7411(3輸入端，3與門)，?7410(3輸入端，3與非門)，?7402(2輸入端，4或非門)，?7427(3輸入端，3或非門)， 展開
2014-06-07 23:28:34
574
2
- 基于AT89S51的簡易函數(shù)信號發(fā)生器設計
- 基于AT89S51單片機和D/A轉換器件DAC0832，根據(jù)按鍵選擇輸出相應的正弦波、鋸齒波和方波波形，并能用示波器觀察輸出波形。只求完成如上Z基本要求，其余不需要。。求匯編程序和仿真圖。... 基于AT89S51單片機和D/A轉換器件DAC0832， 根據(jù)按鍵選擇輸出相應的正弦波、鋸齒波和方波波形，并能用示波器觀察輸出波形。 只求完成如上Z基本要求，其余不需要。。 求匯編程序和仿真圖。 答案發(fā)至我的郵箱，2529396708@qq.com 謝謝啦 展開
2014-06-02 17:59:28
415
2
- 急?。?！設計一個用等精度測頻原理的頻率計的verilog語言程序
- 考試的題目，大家會verilog語言的幫幫忙！！很急！！ 設計一個用等精度測頻原理的頻率計。 ?1.頻率測量測量范圍1~99999； ?2.用4位帶小數(shù)點數(shù)碼管顯示其頻率； ?3.并且具有超量程、欠量程提示功能。
2010-06-28 00:13:25
439
1
- 求助請教基于FPGA的verilog正弦信號發(fā)生器設計
- 附帶程序，Z好有注解... 附帶程序，Z好有注解 展開
2012-05-03 15:02:14
426
1
- 基于AT89S52單片機的簡易頻率計的設計
- 要求： （1）測量范圍。幅度：0.5V~5V;頻率1HZ~1MHZ。 （2）測試誤差≤0.1%。 （3）用4位數(shù)碼管顯示，當頻率變化時，能通過數(shù)碼管及時的看到變化后的頻率
2015-01-14 10:41:12
491
2
- 基于vhdl語言的8位數(shù)字頻率計的設計
- 論文要求：測量從1Hz到9999的信號頻率，并將被測信 的頻率在數(shù)碼管上顯示出來，采用文本和圖形混合設計的方法！ 請高人指點一下！我實在是不懂，Z好能給我發(fā)一份設計，郵箱是945876736@qq.com!萬分感謝!!!!
2010-03-14 18:18:36
366
2
- 跪求————基于 LabVIEW的樓宇自動化系統(tǒng)設計
- 以LabVIEW讀軟件為設計開發(fā)平臺，創(chuàng)建樓宇自動化系統(tǒng)檢測與控制的虛擬儀器VI，具體要求實現(xiàn)的功能為：對機組進出口空氣狀態(tài)、冷（熱）水流量、溫度、加濕量等參數(shù)進行監(jiān)控，滿足低噪聲... 以 LabVIEW 讀軟件為設計開發(fā)平臺，創(chuàng)建樓宇自動化系統(tǒng)檢測與控制的虛擬儀器VI，具體要求實現(xiàn)的功能為：對機組進出口空氣狀態(tài)、冷（熱）水流量、溫度、加濕量等參數(shù)進行監(jiān)控，滿足低噪聲的要求，同時，所設計的系統(tǒng)能夠實現(xiàn)對這些檢測量進行調節(jié)已達到設定的要求，超出正常范圍進行報警等功能。 小弟在這里跪求各位大哥大姐幫幫忙！ 郵箱282815887@qq.com 展開
2011-03-22 16:44:44
495
1
- 用嵌入式設計一個簡易計算器！跪求！
- 用S3CEV40試驗箱上小鍵盤和超級終端，設計一個簡易計算器，鍵盤布局如圖所示 要求： 1. 計算過程中的所有按鍵操作都在超級終端上顯示出來 2. 按下“＝”鍵后，該鍵位不顯示，但應將完整的算式顯示出來 3. 可進行連續(xù)運算 4. 對于按鍵錯誤的情況，請自行處... 用S3CEV40試驗箱上小鍵盤和超級終端，設計一個簡易計算器，鍵盤布局如圖所示 要求： 1. 計算過程中的所有按鍵操作都在超級終端上顯示出來 2. 按下“＝”鍵后，該鍵位不顯示，但應將完整的算式顯示出來 3. 可進行連續(xù)運算 4. 對于按鍵錯誤的情況，請自行處理 展開
2018-11-25 09:42:31
390
0
- 基于nois2頻率計設計可以用什么語言
2015-03-29 00:36:58
391
1
- 高分求簡易數(shù)字頻率計設計
- 要求設計一個簡易的數(shù)字頻率計，其信號是給定的比較穩(wěn)定的脈沖信號。 設計內(nèi)容： 1、測量信號：方波 、正弦波、三角波； 2、測量頻率范圍: 1Hz~9999Hz； 3、顯示方式：4位十進制數(shù)顯示； 4、時基電路由 由555構成的多諧振蕩器產(chǎn)生（當標準時間... 要求設計一個簡易的數(shù)字頻率計，其信號是給定的比較穩(wěn)定的脈沖信號。 設計內(nèi)容： 1、測量信號：方波 、正弦波、三角波； 2、測量頻率范圍: 1Hz~9999Hz； 3、顯示方式：4位十進制數(shù)顯示； 4、時基電路由 由555構成的多諧振蕩器產(chǎn)生（當標準時間的精度要求較高時，應通過晶體振蕩器分頻獲得）； 5、當被測信號的頻率超出測量范圍時，報警。 設計報告書寫格式： 1、選題介紹和設計系統(tǒng)實現(xiàn)的功能； 2、系統(tǒng)設計結構框圖及原理； 3、采用芯片簡介； 4、設計的完整電路以及仿真結果； 5、Protel繪制的電路原理圖； 6、制作的PCB； 7、課程設計過程心得體會（負責了哪些內(nèi)容、學到了什么、遇到的難題及解決方法等）。 電子課程設計過程： 系統(tǒng)設計→在Multisim2001下仿真→應用Protel 99SE繪制電路原理圖→制作PCB→撰寫設計報告 仿真軟件： Multisim 2001，Protel 99SE。 展開
2009-01-03 06:22:59
436
3
- 跪求基于單片機數(shù)字頻率計設計？（按要求）
- （一）任務 利用單片機設計并制作簡易的數(shù)字頻率計，電路組成框圖如圖所示。 （二）要求 1．基本要求 （1）能測量10HZ～500KHZ的方波。 （2）利用數(shù)碼管或者液晶顯示器顯示頻率。 （2．擴展部分（選作） （1）測量頻率范圍10HZ～2MHZ； ... （一）任務 利用單片機設計并制作簡易的數(shù)字頻率計，電路組成框圖如圖所示。 （二）要求 1．基本要求 （1）能測量10HZ～500KHZ的方波。 （2）利用數(shù)碼管或者液晶顯示器顯示頻率。 （2．擴展部分（選作） （1）測量頻率范圍10HZ～2MHZ； （2）可以測量正弦波，三角波； （3）聲音播報頻率值； （4）其它。 展開
2011-05-23 02:35:27
550
4
- Verilog 數(shù)字頻率計設計
- 要求LED顯示 頻率為0到999HZ
2009-06-08 03:00:10
420
2
- 求一份紅外測溫儀的詳細設計報告?有的發(fā)我郵箱714500995@qq.com。謝謝！?。?
2011-03-22 05:42:55
248
1
- 求解釋 一個簡單的四位數(shù)字頻率計verilog hdl程序。 王金明那本書上的
- 【例 11.2】4 位數(shù)字頻率計控制模塊 module fre_ctrl(clk，rst，count_en，count_clr，load); output count_en，count_clr，load; input clk，rst; reg count_en，load; always @(posedge clk) begin if(rst) begin count_en=0; load=1; end else begin coun... 【例 11.2】4 位數(shù)字頻率計控制模塊 module fre_ctrl(clk，rst，count_en，count_clr，load); output count_en，count_clr，load; input clk，rst; reg count_en，load; always @(posedge clk) begin if(rst) begin count_en=0; load=1; end else begin count_en=~count_en; load=~count_en; //load 信號的產(chǎn)生 end end assign count_clr=~clk&load; //count_clr 信號的產(chǎn)生 endmodule 【例 11.3】4 位數(shù)字頻率計計數(shù)子模塊 module count10(out，cout，en，clr，clk); output[3:0] out; output cout; input en，clr，clk; reg[3:0] out; always @(posedge clk or posedge clr) begin if (clr) out = 0; //異步清0 else if(en) begin if(out==9) out=0; else out = out+1; end end assign cout =((out==9)&en)?1:0; //產(chǎn)生進位信號 endmodule 【例 11.4】頻率計鎖存器模塊 module latch_16(qo，din，load); output[15:0] qo; 王金明：《Verilog HDL 程序設計教程》 - 57 - input[15:0] din; input load; reg[15:0] qo; always @(posedge load) begin qo=din; end endmodule 關鍵是解釋這三個程序。。還有，怎么寫test——bench呢？謝謝好心人?。。?！ 展開
2011-08-25 13:30:54
320
4
4月突出貢獻榜
推薦主頁
最新話題
滬公網(wǎng)安備 31011502008050號
參與評論
登錄后參與評論