LSI(大規(guī)模集成電路)工藝基本上由在晶圓上形成雜質(zhì)區(qū)、布線(包括插頭)和絕緣膜組成。其中，成膜設(shè)備的作用是形成布線膜和絕緣膜。

什么是半導(dǎo)體工藝的成膜?

基本上，LSI膜由半導(dǎo)體膜(包括晶圓的擴散層)、用于傳遞電流(信號)的布線膜和絕緣膜組成。半導(dǎo)體膜(實際上是擴散層)作為半導(dǎo)體器件基礎(chǔ)的開關(guān)功能元器件，是最重要的部分。而布線則是將這些元器件連接起來的部分，該部分有垂直連接的插頭，也有在水平方向上鋪開的插頭。此外，還有一層絕緣膜使這些電線和元器件彼此絕緣。成膜設(shè)備的特征在于，根據(jù)原料氣體和成膜工藝可以衍生出各種設(shè)備。

成膜設(shè)備的構(gòu)成要素

成膜設(shè)備的構(gòu)成示例

成膜的參數(shù)和方法

成膜設(shè)備的分類示例 

在氣相成膜的情況下，主要參數(shù)是溫度、壓力和有無等離子體。由于等離子主要用于蝕刻。在成膜工藝中，等離子體具有降低晶圓溫度的作用。

在液相成膜的情況下，主要參數(shù)將在對應(yīng)章節(jié)中介紹。液相成膜工藝也有降低晶圓溫度的作用。在500℃(區(qū)分前后端的溫度)以上的溫度環(huán)境下進(jìn)行的成膜工藝是減壓CVD和外延法。外延法應(yīng)用于相同方向上面實現(xiàn)單結(jié)晶硅薄膜堆疊的應(yīng)用場景。雖然現(xiàn)在大規(guī)模集成電路的應(yīng)用沒有那么普遍，但是新時代的設(shè)備中很有可能被大量采用。

二、基礎(chǔ)中的基礎(chǔ):熱氧化設(shè)備

硅半導(dǎo)體在晶體管形成過程中使用的是硅熱氧化膜。直接氧化而形成的硅熱氧化膜是最穩(wěn)定的氧化膜。

硅氧化工藝和設(shè)備

這里將介紹用于熱氧化這一半導(dǎo)體制造工藝中最基本的設(shè)備。硅的熱氧化是在高溫(>900℃)下進(jìn)行的，氫氣和氧氣被送入硅片并燃燒，產(chǎn)生氧化劑(O*)。產(chǎn)生的氧化劑達(dá)到直接氧化硅的效果?；瘜W(xué)反應(yīng)式如下

Si+2O*→SiO₂

用于這種氧化的設(shè)備稱為熱氧化爐或氧化爐。如下圖所示，一些晶圓以50或100數(shù)量的單位放在石英爐中的載具上。加熱是從石英爐的外部進(jìn)行的。因為這種方法使用的是水平橫向的爐子，所以也稱為水平爐(臥式爐)。在晶圓直徑還比較小的時候，使用的就是這種水平氧化爐。

橫向硅熱氧化爐的示例

這樣的常壓氧化爐是主流的設(shè)備，但是也有通過爐內(nèi)的高壓來實現(xiàn)厚氧化膜生成的設(shè)備。

硅氧化設(shè)備的構(gòu)成要素

除了高壓氧化設(shè)備之外的設(shè)備，由于是常壓，所以并沒有真空系統(tǒng)。其他的構(gòu)成要素有氣體供給系統(tǒng)、排氣系統(tǒng)、晶圓的裝載和卸載區(qū)、成膜工藝室、加熱系統(tǒng)和控制系統(tǒng)等。在水平爐(臥式爐)的時代，如上圖所示，晶圓是用人工裝載的。隨著晶圓直徑的增大，設(shè)備的占地面積也越來越大，所以從200mm 晶圓時代開始，如下圖所示的立式熱氧化爐就成為主流。這與熱處理設(shè)備的配置基本相同。

立式熱氧化爐的概要圖

晶圓載具從爐子的底部裝載。但所使用的氣體與熱處理設(shè)備是不一樣的。晶圓載具的裝載和卸載是完全自動化的。立式爐(立式熱氧化爐)的流行意味著設(shè)備會很高，導(dǎo)致無塵室的天花板高度將由立式爐的高度決定。

三、歷史悠久的常壓 CVD 設(shè)備

CVD設(shè)備中最初使用的是常壓CVD設(shè)備，所以不需要真空系統(tǒng)。如今常壓CVD設(shè)備仍然被用在低溫氧化膜的生產(chǎn)工藝中。

什么是常壓 CVD 工藝?

常壓 CVD，也被稱為 AP-CVD，是英語Atmospheric Pressure CVD的縮寫。你可能會問為什么不直接通過熱氧化工藝生成氧化膜呢?因為直接氧化成膜會使膜的表面溫度升高，如果膜的材質(zhì)不耐熱，就沒有辦法形成氧化膜了。因此，有必要通過常壓或等離子CVD的工藝生成氧化膜。不同氧化膜的形成需要不同的成膜工藝和設(shè)備。具體原因如下：

1.追求薄膜的品質(zhì)不一樣。例如，熱氧化工藝生成的薄膜是致密的。

2.根據(jù)不同溫度有不同成膜效果。見以下三種情況。

①對雜質(zhì)再分布（當(dāng)溫度過高時，雜質(zhì)會從雜質(zhì)區(qū)域向外擴散）有影響的溫度區(qū)間:~900℃。

②對雜質(zhì)再分布沒有影響的溫度區(qū)間:550℃~800℃。

③對布線的金屬材質(zhì)有影響的溫度區(qū)間:~450℃。

在下圖中顯示了①~③成膜反應(yīng)方程式。相對應(yīng)的成膜設(shè)備標(biāo)識在括號內(nèi)。

氧化膜的生成示例

可以粗略分為三類:①熱氧化膜;②高溫氧化膜;③低溫氧化膜

常壓 CVD 設(shè)備的構(gòu)成要素

因為是常壓，所以既不需要等離子體，也不需要真空系統(tǒng)和高頻電源相關(guān)的設(shè)備，所以設(shè)備成本得以縮減。其他構(gòu)成和通常的成膜設(shè)備由氣體供給系統(tǒng)、排氣系統(tǒng)、晶圓裝載和卸載區(qū)、成膜工藝室、加熱系統(tǒng)、控制系統(tǒng)等組成。

常壓 CVD 設(shè)備的示例

下圖顯示了以往已知的立式常壓CVD設(shè)備。這里所說的排氣系統(tǒng)是指晶圓廠的無塵室內(nèi)的風(fēng)扇排氣系統(tǒng)。所謂“立式”是指氣體的流動方向與晶圓垂直。加工125mm(統(tǒng)稱 5in)左右的晶圓的時候，就經(jīng)常使用這種類型的設(shè)備。另外，“水平”和“立式”相反，是指氣體流平行于晶圓。

批量式的立式常壓 CVD 設(shè)備的示例

下圖顯示了一個水平常壓CVD設(shè)備。圖中顯示的是單片式設(shè)備，具體的成膜方法是讓晶圓從氣體頭(Gas Head)下面通過。目前已成為主流的常壓 CVD 設(shè)備。

但是常壓 CVD設(shè)備是很難維護(hù)的。因為薄膜的形成范圍并不受嚴(yán)格控制，它不僅在晶圓上，也會在成膜工藝室內(nèi)部和晶圓載具上生成。常壓CVD設(shè)備因為沒有真空設(shè)備和高頻電源施加設(shè)備，所以也沒有辦法實現(xiàn)真空或者等離子體清洗（通過向等離子體 CVD成膜室中導(dǎo)人蝕刻氣體并放電，從而去除成膜室內(nèi)的薄膜。），需要人工對工藝室進(jìn)行維護(hù)。雖然筆者并沒有經(jīng)歷過工藝室維護(hù)的工作，但是看到過同事維護(hù)的經(jīng)歷，光是看著就覺得很煩瑣了。就是為了減輕維護(hù)的工作量才開發(fā)了HF蒸汽清洗等設(shè)備。另外值得注意的是，在排氣口也容易堆積反應(yīng)的生成物。盡管有輕有重，但是其他CVD設(shè)備也有類似的情況。

水平常壓 CVD 設(shè)備的示例

盡管常壓 CVD設(shè)備已經(jīng)有很長的歷史，但是隨著晶圓直徑大尺寸化的潮流，它也被不斷改進(jìn)，仍然是絕緣膜生產(chǎn)工藝中不可或缺的設(shè)備。其原因是，該設(shè)備可以讓絕緣膜在不影響布線材料的溫度下生成。

四、前端的減壓 CVD 設(shè)備

減壓 CVD指的是低于大氣壓環(huán)境下的成膜工藝。因為該工藝的成膜形成過程是處于高溫的，所以可生成比常壓狀態(tài)下更致密的薄膜。

什么是減壓 CVD 工藝?

熱 CVD 設(shè)備的晶圓加熱概念圖

另一方面，冷壁式常用于單片式加工設(shè)備，加熱晶圓的載具，以提高晶圓的溫度。因冷壁式的原理，所以反應(yīng)室的薄膜附著情況會減輕很多。但因為晶圓載具的耐熱程度不一，所以對加熱器的溫度有所限制。熱壁式的成膜溫度為500℃以上，冷壁式則為500℃以下的低溫處理。雖然單片式單枚處理時間很少，但是數(shù)越多，花費時間就越多。冷壁式主要用于金屬CVD。另外，雖然圖中并未顯示，但兩種方式都有真空系統(tǒng)。

減壓 CVD 設(shè)備的構(gòu)成要素

與通常的成膜設(shè)備一樣需要真空體系。成膜時的壓力為數(shù)十Pa。其他構(gòu)成要素和一般成膜設(shè)備是一樣的:氣體供給系統(tǒng)、排氣系統(tǒng)、晶圓裝載和卸載區(qū)、成膜工藝室、加熱系統(tǒng)、控制系統(tǒng)等。為了達(dá)到減壓的效果，如下圖所示，形成了一個內(nèi)管和石英爐的雙重結(jié)構(gòu)。氣體流向是從內(nèi)管導(dǎo)入氣體，然后通過外側(cè)進(jìn)行排氣。

減壓 CVD 設(shè)備的概要圖 

最有名的工藝是用二氯硅烷和氨作為原料，在700℃~800℃的溫度下形成氮化硅薄膜。

五、金屬成膜的減壓 CVD 設(shè)備

通過CVD形成的金屬膜一般是W(鎢)。這是將晶體管的源極和漏極連接到第一布線層的導(dǎo)電塞膜。

什么是金屬成膜工藝?

鎢塞的形成方法

包封鎢成膜設(shè)備

通常使用的設(shè)備是上一節(jié)所述的冷壁式減壓CVD設(shè)備，它也有真空系統(tǒng)。當(dāng)然也有批量式，但如今主流的仍然是單片式。成膜溫度為400℃~500℃，最高壓力為1Pa左右。原材料氣體采用的是以 WF,為主的金屬原材料氣體。關(guān)于還原工藝采用的是用 SiH₄和 H₂的兩步還原法。金屬成膜設(shè)備與至此描述的其他冷壁減壓CVD設(shè)備具有相同的構(gòu)成要素，這里將給出幾個金屬成膜設(shè)備的特征。

金屬成膜的CVD設(shè)備中需要特別注意的是讓金屬膜不進(jìn)入晶片背面，否則背面形成的不規(guī)則附著的金屬膜將會剝落，成為顆粒的來源，同時也會對其他工藝設(shè)備的晶圓載具形成交叉污染，出現(xiàn)諸如此類的問題。如下圖所示，可通過用環(huán)覆蓋晶片周圍，再從背面導(dǎo)入惰性氣體等方法嘗試消除背面的成膜。另外，為了防止形成的包封鎢膜向鎢的源極和漏極擴散，預(yù)先形成了防護(hù)層(通常使用 Ti/TiN)。這個防護(hù)層也有提高鎢和擴散層或者鎢和層間絕緣膜之間的黏合性的作用所以該層也被稱為膠層(glu)。為了形成這樣的連續(xù)膜，金屬CVD設(shè)備已經(jīng)被集群工具化了。但是，由于Ti/TiN難以在 CVD設(shè)備中實現(xiàn)成膜，所以通常是在濺射成膜的工藝室中進(jìn)行成膜處理。

金屬 CVD 的時候防止背面成膜的示例

如上所述，集群工具化的特征就是可以不受成膜工藝的影響對設(shè)備進(jìn)行整合，圖 8-12顯示了一個示例。圖中顯示的濺射蝕刻工藝室的作用是在形成T膜之前除去擴散層上形成的薄的自然氧化膜，從而達(dá)到降低接觸電阻的效果。這是在實際的插塞工藝中經(jīng)常使用的工藝。因為這里是要進(jìn)行蝕刻處理的，所以高頻電源施加在品圓所在的電極一側(cè)。因此該工藝也被稱為逆濺射。另外，由于近年來市場上出現(xiàn)了防護(hù)層 Ti/TiN的CVD成膜設(shè)備，選擇余地也越來越大了。

集群工具化的金屬 CVD 設(shè)備的示例

在這里我們以封包鎢為例做了說明，但在柵電極的WSi 成膜中也有應(yīng)用。

六、低溫化的等離子體 CVD 設(shè)備

后端工藝追求的是在低溫下成膜(沉積薄膜)。為此引入了等離子體 CVD 設(shè)備

什么是等離子體工藝?

等離子體 CVD因為使用等離子體對原材料氣體進(jìn)行分解，所以它的優(yōu)點是可以降低成膜溫度。等離子體CVD設(shè)備的外形如下圖所示。當(dāng)初出于工藝的考量，需要在鋁制布線上形成保護(hù)膜(Passivation:鈍化)。在熔點約為500℃的鋁制布線上進(jìn)行處理，對低溫工藝提出了要求雖然用常壓 CVD也可以在 400℃左右成膜，但保護(hù)膜需要含有氫元素，所以就需要使用等離子體 CVD 進(jìn)行處理了。利用等離子體 CVD形成鈍化膜(SiN)時，使用的原料氣體是SiH₄(甲硅烷)和 NH₄(氨氣)。

等離子體 CVD 設(shè)備-平行板型的示例 

雖然導(dǎo)入初期有很多人擔(dān)心等離子體會對生產(chǎn)出來的電子設(shè)備有影響，但是20世紀(jì)80年代后逐漸進(jìn)入了量產(chǎn)的運用。自此以后，依托等離子體 CVD設(shè)備各種各樣的成膜工藝被開發(fā)，后面的low-k成膜工藝也都有使用等離子體 CVD 設(shè)備完成的時候,高頻耦合是在陽極側(cè)進(jìn)行的陽極耦合方式。這與蝕刻設(shè)備有很大的不同。等離子體的產(chǎn)生方法不限于如圖所示的平行板型的電容耦合方式，也有利用ICP(Inductive Coupled Plasma)放電產(chǎn)生高密度等離子體的方法。如下圖所示，基本上，它是通過射頻(RF)線圈的感應(yīng)磁場獲得高密度等離子體，原理與ICP蝕刻設(shè)備相同。然而,所使用的氣體則是用于成膜的氣體。與平行板型相比，具有可以獲得較高密度等離子體從而提高成膜速度的優(yōu)點，并且如圖所示，該設(shè)備利用RF偏壓實現(xiàn)蝕刻功能，也可以在處理蝕刻的同時進(jìn)行成膜處理。適用于高密度布線的間隙填充（一種在導(dǎo)線之間的空隙中嵌入無空隙的層間電介質(zhì)的技術(shù)）。

ICP 方式的 CVD 設(shè)備示例

等離子體 CVD 設(shè)備的構(gòu)成要素

基本的構(gòu)成要素和蝕刻設(shè)備是一樣的。

七、金屬膜所需的濺射設(shè)備

LSI后端工藝中使用了各種布線，根據(jù)角色不同，使用的材料也不同。通常，由于很難用CVD等方法形成金屬膜，所以需要使用稱為濺射的方法。

濺射法的原理

這也基本上是一種使用 低溫等離子體的技術(shù)。濺射產(chǎn)生如下圖所示的 Ar(氬)的等離子體，將 Ar 離子撞擊稱為靶材的金屬錠噴射出金屬原子，以便在晶圓上形成薄膜。如果借用蝕刻概念來理解，那就是用Ar離子對靶材進(jìn)行蝕刻了。當(dāng)然，為了產(chǎn)生等離子體，必須產(chǎn)生真空。

Ar等離子的真空度比等離子CVD(~10Pa)高約兩個數(shù)量級，所以設(shè)備十分昂貴因此擁有一個高性能的真空系統(tǒng)就很重要了。該方法可以通過高真空等離子體形成各種材料的薄膜。

濺射設(shè)備的概念圖

什么是靶材?

靶材就是將高純度金屬鋁錠熔合到稱為背板的銅板上組成的東西，并且通過冷卻水抑制因粒子的沖擊而導(dǎo)致的靶材溫度升高。此外，在靶材后面安裝了磁鐵，通過磁場的作用形成高密度等離子體。由于磁鐵附近的靶材侵蝕更為嚴(yán)重，所以需要對靶材的表面形狀進(jìn)行調(diào)整。例如使靠近磁鐵的靶材更厚。

以前還有一種不使用濺射法的稱為蒸鍍的技術(shù)。這是一種將金屬原材料置于稱為舟皿的耐熱容器中，用加熱器直接加熱或用電子束加熱，使其蒸發(fā)并在品圓上形成薄膜的方法。但是，碰到高熔點金屬就很難蒸鍍，并且這種技術(shù)的離子源是點源，所以這種技術(shù)在處理 3in 或者 4in 晶圓的批量式設(shè)備中得到廣泛應(yīng)用。但在目前直徑已經(jīng)增加的情況下由于晶圓內(nèi)薄膜均勻性的降低，這種技術(shù)也不再使用。說回濺射設(shè)備，因為它可以支持多層鍍膜，所以逐漸集群工具化成為單片式設(shè)備。

濺射法的優(yōu)點和缺點

由于濺射粒子以特定方向飛向晶圓，因此覆蓋率（覆蓋率是按照基板形狀來計算的。LSI的制造工藝中覆蓋率越高越好，也稱為階梯或者臺階覆蓋率）是濺射法中的一個課題。為了提高覆蓋率，人們考慮了各種方法，例如準(zhǔn)直器法和長拋法。前者在柵極和晶圓之間放置一個網(wǎng)格(準(zhǔn)直器)，使得濺射粒子的飛行方向趨于平行，后者則是通過保持靶材和品圓之間的距離達(dá)到類似效果。見下圖。前一種方法，準(zhǔn)直器也會有薄膜附著的問題，維護(hù)起來很困難，所以長拋法現(xiàn)已成為主流的濺射法。正是對于濺射法進(jìn)行了各種改進(jìn)，Cu/low-k結(jié)構(gòu)的金屬防護(hù)層和Cu晶種層這樣的鍍層才能得以實現(xiàn)。

適用于精細(xì)化的濺射設(shè)備的概念圖

另外，前者準(zhǔn)直器法的防護(hù)層金屬使用的是 TiN、TiON 等鈦的氮化物和氮氧化物。該防護(hù)層金屬是在 Ar 氣體環(huán)境中，導(dǎo)入氮氣和氧氣，并與從靶材中出來的Ti原子反應(yīng)形成的。所以該方法也被稱為反應(yīng)性濺射法。這是一種眾所周知的濺射方法。據(jù)說在Ti原子顆粒的粒界中加入氧原子和氮原子可以提高防護(hù)性。也可以說，多虧了反應(yīng)性濺射法，金屬防護(hù)層才得以實用化。

八、鑲嵌結(jié)構(gòu)和電鍍設(shè)備

在制造先進(jìn)邏輯 LSI的過程中，Cu布線使用的是鑲嵌結(jié)構(gòu)，成膜使用的是電鍍法。

什么是電鍍工藝?

在半導(dǎo)體前段制程工藝中，電鍍僅用于鍍銅。雖然后段制程中也用到電鍍，但也僅僅是應(yīng)用在其他電子設(shè)備中的電極上的鍍金。所以本節(jié)將介紹前段制程中使用到的電鍍設(shè)備。鍍銅用于形成銅插塞和布線，稱為鑲嵌工藝（通過光刻和蝕刻在層間絕緣膜上形成 Cu 插塞和布線的形狀，隨后對其進(jìn)行鍍銅，然后通過 CMP去除多余的 Cu，同時形成 Cu的插塞和布線），此工藝無須蝕刻。電鍍有兩種類型:電解電鍍和化學(xué)鍍?；瘜W(xué)鍍的成膜速度慢，不適合鑲嵌工藝等過孔和布線部分的鍍銅。因此，鑲嵌結(jié)構(gòu)使用具有成膜速率高的電解電鍍。電鍍的原理與鍍銅一樣使用硫酸銅鍍液。實際半導(dǎo)體工藝中使用的鍍液以硫酸銅為主，并混入了各種添加劑。此外，為了更方便地進(jìn)行鍍銅，會在晶圓表面預(yù)先形成一層Cu薄膜。這層薄膜稱為Cu種子層，像這種數(shù)十nm厚的薄膜的形成需要用到濺射設(shè)備。

電鍍設(shè)備的構(gòu)成要素

實際使用的電鍍設(shè)備構(gòu)成如下圖所示。這是一種噴流式電鍍設(shè)備，其中晶圓將放置在被稱為杯的部件中，表面朝下，電鍍液從杯的底部噴出。在實踐中，要處理大量的晶圓，需要使用多個杯。電鍍速度由電鍍液濃度、溫度以及電鍍電流等要素決定，鍍膜厚度由電鍍時間控制。

噴流式電鍍設(shè)備的示例

鍍銅后，需要迅速清洗、干燥晶圓，因此設(shè)備中也包含了洗滌、干燥設(shè)備。半導(dǎo)體工藝中的基本原則是“干進(jìn)干出”，所以一定會有干燥設(shè)備。

此外，還需要電鍍液供給和廢液回收功能。當(dāng)然，還需要晶圓裝載/卸載功能。因此實際的電鍍設(shè)備是一個系統(tǒng)，如下圖所示：

電鍍設(shè)備系統(tǒng)的概要

九、low-k(低介電常數(shù))成膜所需的涂布設(shè)備

將膜的材料溶于有機溶劑中，再將其涂布成膜的技術(shù)也是必要的。這是涂布工藝，主要用于絕緣膜的生產(chǎn)。

為什么需要涂布工藝?

涂布工藝或旋涂工藝用于半導(dǎo)體前段制程。例如，光刻中抗蝕劑的涂布。這在某種意義上也是一種成膜工藝。因此使用涂布工藝形成半導(dǎo)體薄膜的想法也就不足為奇了。另外涂布設(shè)備比成膜設(shè)備要簡單，可以降低工藝成本。相對的涂布工藝形成的薄膜的穩(wěn)定性略低于通過熱氧化或熱 CVD形成的薄膜。此外，由于涂布工藝是液相工藝，需要將原材料溶解在溶劑中，這限制了材料種類的使用。目前通過涂布工藝大部分投產(chǎn)的是絕緣膜，其中以氧化為主流。這種絕緣膜被稱為 SOD(Spin On Dielectrics: 旋涂電介質(zhì))。最近，涂布工藝也已經(jīng)應(yīng)用到 low-k 薄膜和具有更低介電常數(shù)的 ULK 薄膜。與抗蝕劑類似，為了保證晶圓表面成膜的均勻性，所以使用單片式設(shè)備。使用旋涂機(旋轉(zhuǎn)涂裝置)，將晶圓用真空吸盤向上固定，滴下規(guī)定量的原材料，然后高速旋轉(zhuǎn)晶圓，使原材料在ji晶圓上形成均勻的薄膜。見下圖。與抗蝕劑一樣，它也具有邊緣沖洗和背面沖洗的功能。此后在約300℃~400℃進(jìn)行熱處理，以完全去除溶劑并使薄膜穩(wěn)定。

旋涂設(shè)備的概念圖

涂布工藝的課題

后面還會介紹掃描涂布設(shè)備，但目前的主流仍然是旋涂設(shè)備。在SOD的情況下，它作為層間絕緣膜保留在器件中，因此需要嚴(yán)格控制膜厚?？刂票械臏囟?、氣體分壓也很重要。

與抗蝕劑一樣，存在材料使用效率的問題，因此也推出了一種新型掃描涂布設(shè)備，該設(shè)備通過具有多個噴嘴的涂布頭在晶圓上方掃描，滴下涂布液達(dá)到涂布的效果。如下圖所示。但是，這種方法無法使用邊緣或背面沖洗。

掃描涂布設(shè)備的概念圖(

涂布設(shè)備的構(gòu)成要素

該設(shè)備使用與抗蝕劑涂布設(shè)備相同的原理，并且具有相似的構(gòu)成要素。除了晶圓的裝載/卸載部分，旋涂部分和烘烤部分是該設(shè)備的主要部分。涂布液儲存在罐中并轉(zhuǎn)移到噴嘴部分。與抗蝕劑一樣，膜厚通過涂布液的黏度和旋轉(zhuǎn)次數(shù)來調(diào)整。

與之前設(shè)備的主要區(qū)別在于成膜的部分并沒有像光刻設(shè)備一樣與其他設(shè)備形成內(nèi)聯(lián)化系統(tǒng)，并且涂布液的烘烤溫度與抗蝕劑不同。烘烤溫度約為300~400℃。

十、high-k 柵極堆棧中 ALD 設(shè)備的應(yīng)用

ALD 設(shè)備試圖控制每個原子層，以形成薄膜。適用于形成 high-k 薄膜。

ALD 工藝和 high-k 柵極堆棧

ALD是 Atomic Layer Deposition 的縮寫，正如文字所示，是通過原子層級別的控制進(jìn)行成膜的。由于需要在成膜和排氣之間交替操作來形成薄膜，導(dǎo)致生產(chǎn)量顯著降低。所以該工藝只適用于像 high-k 薄膜那樣非常薄的膜。首先，說明什么是 bigh-k 薄膜。精細(xì)化的進(jìn)程導(dǎo)致柵極氧化膜的薄膜化達(dá)到了極限，從而導(dǎo)致柵極氧化膜的泄漏電流增大。因此，柵極絕緣膜所要求的是，通過加大膜厚度減少電流泄漏，同時還需要能夠維持有效柵極電容的 bigh-k薄膜。high-k與low-k相反，意思是高介電常數(shù)。一般來說，硅氧化膜的介電常數(shù)為4左右而 high-k 膜的介電常數(shù)為 10 以上。但是，由于單品硅的界面穩(wěn)定性比硅氧化膜要好，所以可形成薄的氧化膜的堆疊結(jié)構(gòu)，例如HISiO(N)/SiO₂、HfAIO(N)/SiO₂等實際應(yīng)用。這些膜的形成可以考慮減壓的熱 CVD法等方法進(jìn)行。現(xiàn)狀是通過研究ALD(Atomic Layer Dep-osition)法，可以進(jìn)一步對單層薄膜形成控制，進(jìn)而形成薄膜。具體工藝如下圖所示。

ALD 成膜工藝的循環(huán)模式圖

ALD 設(shè)備的構(gòu)成要素

基本構(gòu)成與通常的氣相成膜裝置大致相同，但最大的不同點在于氣體供給的設(shè)計。這是因為如果同一批次供應(yīng)的原料氣體量發(fā)生變化，ALD工藝將無法正常工作。在某些情況下，通過熱流體的分析可以優(yōu)化供氣噴嘴的結(jié)構(gòu)。由于在量產(chǎn)生產(chǎn)線方面還沒有多少成就，這里就簡單介紹一下。

需要明確的是，這種方法并不是最近為形成 high-k 薄膜而開發(fā)的，而是在 20 世紀(jì) 70年代開發(fā)的。它是一種沉睡的技術(shù)被再次發(fā)掘利用。即便如此與傳統(tǒng)的成膜方法相比，生產(chǎn)量的降低是不可避免的。可以預(yù)計該工藝在半導(dǎo)體以外的各種領(lǐng)域的應(yīng)用會在不久的將來實現(xiàn)。

另一方面，市場上有一種半批量的 ALD設(shè)備，用于半導(dǎo)體的大規(guī)模生產(chǎn)。規(guī)模為6枚 300mm 晶圓。

此外，MRAM（使用鐵磁層的非易失性存儲器的一種）和FeRAM（在鐵電層中保存電荷的非易失性存儲器的一種）等下一代存儲器所使用材料的成膜量產(chǎn)設(shè)備也已經(jīng)問世。我們對此類新材料成膜設(shè)備的普及寄予厚望。

十一、特殊用途的 Si-Ge 外延生長設(shè)備

應(yīng)變硅作為技術(shù)助推器（指的是不需要依靠精細(xì)化技術(shù)就能制作下一代設(shè)備的新材料或者結(jié)構(gòu)。應(yīng)變硅就是一個很好的例子）會備受關(guān)注。而正是外延生長設(shè)備，才使其成為可能。

什么是外延生長工藝?

在晶圓上生長出與晶圓結(jié)構(gòu)相同的硅層被稱為外延生長

以前它主要用于雙極器件。雙極晶體管在N層上形成濃度更高的N+層，同樣在P層上形成濃度更高的P+層，用于降低集電極電阻等。MOS設(shè)備也有為了提高閂鎖效應(yīng)(Latch-up：由于 CMOS結(jié)構(gòu)的寄生雙極晶體管而導(dǎo)致的故障。寄生的意思是設(shè)計之外的情況)對策需要采用外延生長工藝的時候，但是現(xiàn)在已經(jīng)沒有使用外延生長的工藝了。

外延生長設(shè)備的構(gòu)成要素

正如預(yù)期的那樣，基本構(gòu)成與普通氣相成膜設(shè)備大致相同，但最不同的一點是它有一個加熱系統(tǒng)，可以加熱到1000℃以上。當(dāng)晶圓直徑較小時，批量式為主要類型。將多個晶圓放置在轉(zhuǎn)盤上的轉(zhuǎn)盤型和晶圓垂直放置的圓筒型是主流的兩個類型。轉(zhuǎn)盤式也稱為鐘罩式。從下圖中可以知道命名的由來，因為生長設(shè)備的形狀類似鐘罩。

批量式外延生長設(shè)備的概要

在該設(shè)備中，晶圓由感應(yīng)線圈加熱。隨著晶圓的大尺寸化，200mm和300mm晶圓的出現(xiàn)，單片式設(shè)備也呼之欲出。隨之而來的是燈式加熱。見下圖。

燈式加熱

應(yīng)變硅和 Si-Ge的外延成長

最近，Si-Ge的外延生長受到關(guān)注。因為它在硅晶圓上生長了一種稱為Si-Ge 的不同材料，因而被稱為異質(zhì)外延生長。順便說一句，上述硅晶圓上的硅外延生長也稱為同質(zhì)外延生長。

這是一種有意對硅晶體施加應(yīng)力，以引起應(yīng)變并提高載流子（在硅晶體中運送電荷，是指電子和空穴）遷移率的技術(shù)。Si-Ge作為應(yīng)變誘導(dǎo)層受到關(guān)注。這是因為Si-Ge的分子間距比硅寬，這會在硅中產(chǎn)生拉應(yīng)力和壓應(yīng)力，從而導(dǎo)致硅應(yīng)變。下圖顯示了一個示例。這是在P型晶體管的凹陷源極/漏極上生長 Si-Ge層，并在通道（晶體管的源極和漏極之間的區(qū)域。這里利用柵極電壓形成反轉(zhuǎn)層，導(dǎo)通品體管）中產(chǎn)生壓應(yīng)力，以提高P通道遷移率的示例。相反，N型由于張應(yīng)力而提高了遷移率。也出現(xiàn)過垂直減壓CVD設(shè)備應(yīng)用到 Si-Ge 層異質(zhì)外延生長設(shè)備的嘗試。

應(yīng)變硅晶體管的示例 

另外，也有人認(rèn)為這不是 Si-Ge層，而是在硅上形成壓力大的膜來形成應(yīng)變層。具體來說，這個想法是在通道上形成應(yīng)力氮化硅膜(Si₃N₄)以誘導(dǎo)應(yīng)變。這種方法開始應(yīng)用于先進(jìn)的CMOS。今后的發(fā)展趨勢值得關(guān)注。

參考文獻(xiàn)：

(客服電話4001021226)

銷售 | 租賃 | 定制

愛蛙幫您找到最合適的光傳感解決方案