multisim14設(shè)計(jì)簡(jiǎn)單頻率計(jì)的問(wèn)題
-
問(wèn)題比較多,是數(shù)電初學(xué)者,請(qǐng)各位老師幫幫忙!謝謝了!請(qǐng)老師詳細(xì)講講。洗耳恭聽(tīng)~~電路構(gòu)造:右上是顯示譯碼器和顯示屏,右中下是鎖存器和計(jì)數(shù)器,右下是整形待測(cè)信號(hào),左面是計(jì)時(shí)和... 問(wèn)題比較多,是數(shù)電初學(xué)者,請(qǐng)各位老師幫幫忙!謝謝了!請(qǐng)老師詳細(xì)講講。洗耳恭聽(tīng)~~電路構(gòu)造:右上是顯示譯碼器和顯示屏,右中下是鎖存器和計(jì)數(shù)器,右下是整形待測(cè)信號(hào),左面是計(jì)時(shí)和閘門(mén)電路。注:計(jì)時(shí)電路用的8hz方波由上方的555多諧振電路發(fā)出,鎖存器使用74ls373,計(jì)數(shù)器用74ls90。問(wèn)題如下:1.解釋一下計(jì)時(shí)電路和閘門(mén)電路是如何控制右方計(jì)數(shù)和鎖存的。(主要說(shuō)一下為什么用數(shù)據(jù)選擇器的Q0和Q9,而不是用Q0和Q7)2.在仿真的時(shí)候,不定時(shí)會(huì)出現(xiàn)錯(cuò)誤,出現(xiàn)收斂助手。。。。。(將所有555定時(shí)器替換成相應(yīng)頻率信號(hào)發(fā)生器后,問(wèn)題解決)但要求必須使用555定時(shí)器。怎么解決?3.得出的結(jié)果會(huì)比給定頻率多1,下一計(jì)時(shí)周期時(shí)結(jié)果會(huì)變正確,然后就會(huì)不斷跳動(dòng)。為什么?怎么解決? 展開(kāi)
全部評(píng)論(2條)
-
- 64852yy 2018-08-02 00:00:00
- 先做個(gè)標(biāo)記
-
贊(15)
回復(fù)(0)
-
- 飥諼謨714 2018-08-04 00:00:00
- 頻率計(jì)的原理中,常用的是在給定的時(shí)間窗內(nèi),對(duì)受測(cè)信號(hào)進(jìn)行計(jì)數(shù),然后換算出頻率值來(lái); U2的Q0,Q9輸出,經(jīng)D觸發(fā)器在M1A合成一個(gè)高電平脈沖信號(hào),這個(gè)信號(hào)去控制M2A,就是打開(kāi)一個(gè)時(shí)間窗,讓555的計(jì)數(shù)信號(hào)通過(guò)。也就是說(shuō)在這個(gè)時(shí)間窗口內(nèi),通過(guò)的計(jì)數(shù)信號(hào)是多少,那么其頻率就是多少。因?yàn)镼0,Q9之間差有8個(gè)時(shí)鐘周期,一個(gè)為8Hz,所以在M1A輸出的高電平---時(shí)間窗口就正好是一秒鐘。 這里的U1、U2,可以用個(gè)4017代替就好;
-
贊(17)
回復(fù)(0)
登錄或新用戶(hù)注冊(cè)
- 微信登錄
- 密碼登錄
- 短信登錄
請(qǐng)用手機(jī)微信掃描下方二維碼
快速登錄或注冊(cè)新賬號(hào)
微信掃碼,手機(jī)電腦聯(lián)動(dòng)
熱門(mén)問(wèn)答
- multisim14設(shè)計(jì)簡(jiǎn)單頻率計(jì)的問(wèn)題
- 問(wèn)題比較多,是數(shù)電初學(xué)者,請(qǐng)各位老師幫幫忙!謝謝了!請(qǐng)老師詳細(xì)講講。洗耳恭聽(tīng)~~電路構(gòu)造:右上是顯示譯碼器和顯示屏,右中下是鎖存器和計(jì)數(shù)器,右下是整形待測(cè)信號(hào),左面是計(jì)時(shí)和... 問(wèn)題比較多,是數(shù)電初學(xué)者,請(qǐng)各位老師幫幫忙!謝謝了!請(qǐng)老師詳細(xì)講講。洗耳恭聽(tīng)~~電路構(gòu)造:右上是顯示譯碼器和顯示屏,右中下是鎖存器和計(jì)數(shù)器,右下是整形待測(cè)信號(hào),左面是計(jì)時(shí)和閘門(mén)電路。注:計(jì)時(shí)電路用的8hz方波由上方的555多諧振電路發(fā)出,鎖存器使用74ls373,計(jì)數(shù)器用74ls90。問(wèn)題如下:1.解釋一下計(jì)時(shí)電路和閘門(mén)電路是如何控制右方計(jì)數(shù)和鎖存的。(主要說(shuō)一下為什么用數(shù)據(jù)選擇器的Q0和Q9,而不是用Q0和Q7)2.在仿真的時(shí)候,不定時(shí)會(huì)出現(xiàn)錯(cuò)誤,出現(xiàn)收斂助手。。。。。(將所有555定時(shí)器替換成相應(yīng)頻率信號(hào)發(fā)生器后,問(wèn)題解決)但要求必須使用555定時(shí)器。怎么解決?3.得出的結(jié)果會(huì)比給定頻率多1,下一計(jì)時(shí)周期時(shí)結(jié)果會(huì)變正確,然后就會(huì)不斷跳動(dòng)。為什么?怎么解決? 展開(kāi)
- 數(shù)電課程設(shè)計(jì),簡(jiǎn)單頻率計(jì)的設(shè)計(jì),求仿真圖
- 基于單片機(jī)的頻率計(jì)設(shè)計(jì)用LM016L顯示簡(jiǎn)單嗎
- 51單片機(jī)---------基于簡(jiǎn)單IO口的LCD顯示頻率計(jì)設(shè)計(jì)
- 求報(bào)告!??!
- 液晶顯示頻率計(jì)的設(shè)計(jì)
- 以單片機(jī)核心設(shè)計(jì)數(shù)字頻率計(jì)進(jìn)行頻率自動(dòng)測(cè)量并用12864液晶屏第行顯示數(shù)字頻率計(jì)第二行顯示設(shè)計(jì)都姓名和學(xué)號(hào)第三行顯示測(cè)量頻率值(單位:HZ) 基本部分:數(shù)碼管顯示被測(cè)信號(hào)頻率測(cè)頻范圍1HZ~500KHZ 發(fā)揮部分:擴(kuò)大測(cè)頻范圍1HZ~1MHZ 求程序(C語(yǔ)言寫(xiě)... 以單片機(jī)核心設(shè)計(jì)數(shù)字頻率計(jì)進(jìn)行頻率自動(dòng)測(cè)量并用12864液晶屏第行顯示數(shù)字頻率計(jì)第二行顯示設(shè)計(jì)都姓名和學(xué)號(hào)第三行顯示測(cè)量頻率值(單位:HZ) 基本部分:數(shù)碼管顯示被測(cè)信號(hào)頻率測(cè)頻范圍1HZ~500KHZ 發(fā)揮部分:擴(kuò)大測(cè)頻范圍1HZ~1MHZ 求程序(C語(yǔ)言寫(xiě))和proteus原理圖 展開(kāi)
- 單片機(jī)頻率計(jì)設(shè)計(jì)
- 在下想做個(gè)頻率計(jì)用來(lái)檢測(cè)NE555的頻率,那請(qǐng)問(wèn)輸入端電路怎么弄,以及程序的測(cè)量怎么寫(xiě)?
- 基于單片機(jī)的頻率計(jì)設(shè)計(jì)
- 設(shè)計(jì)要求設(shè)計(jì)一個(gè)以單片機(jī)為核心的頻率測(cè)量裝置。使用AT89C51單片機(jī)的定時(shí)器/計(jì)數(shù)器的定時(shí)和計(jì)數(shù)功能,外部擴(kuò)展6位LED數(shù)碼管,要求累計(jì)每秒進(jìn)入單片機(jī)的外部脈沖個(gè)數(shù),用LED數(shù)碼管顯示出來(lái)。(1)被測(cè)頻率fx<110Hz,采用測(cè)周法,顯示頻率×××. ×××;fx>1... 設(shè)計(jì)要求設(shè)計(jì)一個(gè)以單片機(jī)為核心的頻率測(cè)量裝置。使用AT89C51單片機(jī)的定時(shí)器/計(jì)數(shù)器的定時(shí)和計(jì)數(shù)功能,外部擴(kuò)展6位LED數(shù)碼管,要求累計(jì)每秒進(jìn)入單片機(jī)的外部脈沖個(gè)數(shù),用LED數(shù)碼管顯示出來(lái)。(1)被測(cè)頻率fx<110Hz,采用測(cè)周法,顯示頻率×××. ×××;fx>110Hz,采用測(cè)頻法,顯示頻率××××××。(2)利用鍵盤(pán)分段測(cè)量和自動(dòng)分段測(cè)量。(3)完成單脈沖測(cè)量,輸入脈沖寬度范圍是100ms~0.1s。(4)顯示脈沖寬度要求如下。Tx<1000ms,顯示脈沖寬度×××。Tx>1000ms,顯示脈沖寬度××××。 求大神給個(gè)程序,給個(gè)設(shè)計(jì)方,您之前給的失效了,謝謝大神 展開(kāi)
- 簡(jiǎn)易頻率計(jì)設(shè)計(jì)的課設(shè)
- 設(shè)計(jì)并制作一個(gè)能夠測(cè)量正弦波信號(hào)頻率的電路。具體要求如下: (1) 測(cè)頻范圍為 0~999Hz,精度為 1Hz; (2) 用數(shù)碼管顯示測(cè)頻結(jié)果; (3) 設(shè)有超量程指示(信號(hào)頻率≥1kHz 時(shí))。
- 基于FPGA 的簡(jiǎn)易頻率計(jì)設(shè)計(jì)
- 基于FPGA 的簡(jiǎn)易頻率計(jì)設(shè)計(jì) 利用FFT模塊(點(diǎn)數(shù)512)對(duì)信號(hào)進(jìn)行頻譜分析,用SignalTap 顯示頻譜 設(shè)計(jì)程序找出頻率值。
- 自動(dòng)轉(zhuǎn)換量程頻率計(jì)的設(shè)計(jì)
- 這個(gè)是我選的畢業(yè)論文題目 就這個(gè) 沒(méi)有任何要求 老師現(xiàn)在催我交 也沒(méi)給我什么資料 跪求廣大高手用Quartus軟件建立工程 文件 寫(xiě)出每個(gè)部分以及每個(gè)部分的源代碼和作用 畫(huà)出整體的模塊以及每個(gè)模塊的原理圖 語(yǔ)言要求用Z新的那個(gè)Verilog HDL語(yǔ)言 ... 這個(gè)是我選的畢業(yè)論文題目 就這個(gè) 沒(méi)有任何要求 老師現(xiàn)在催我交 也沒(méi)給我什么資料 跪求廣大高手用Quartus軟件建立工程 文件 寫(xiě)出每個(gè)部分以及每個(gè)部分的源代碼和作用 畫(huà)出整體的模塊以及每個(gè)模塊的原理圖 語(yǔ)言要求用Z新的那個(gè)Verilog HDL語(yǔ)言 因?yàn)槲乙獙?xiě)論文 這個(gè)題目正好是我們QURTUS老師帶我們 所以語(yǔ)言和內(nèi)容要求這個(gè) 其他進(jìn)位什么就沒(méi)說(shuō)要求 估計(jì)4/6位就OK把 希望可以給出詳細(xì)資料 有以前高手寫(xiě)過(guò)的論文Z好 跪求 QQ郵箱 254501635@qq.com 分?jǐn)?shù)是小事 如果OK 在提高分?jǐn)?shù) 求高手路過(guò)。。 展開(kāi)
- 幫忙設(shè)計(jì)一個(gè)簡(jiǎn)易頻率計(jì)
- 設(shè)計(jì)一個(gè)簡(jiǎn)單的信號(hào)發(fā)生器
- 要求:用51系列單片機(jī)及DA芯片實(shí)現(xiàn)信號(hào)輸出功能,信號(hào)由PC系統(tǒng)通過(guò)串口定制;單片機(jī)系統(tǒng)由PC機(jī)控制。系統(tǒng)可以產(chǎn)生一定頻率和幅值的模擬信號(hào)。要求學(xué)生學(xué)習(xí)51系列單片機(jī)基礎(chǔ)知識(shí),串口控... 要求: 用51系列單片機(jī)及DA芯片實(shí)現(xiàn)信號(hào)輸出功能, 信號(hào)由PC系統(tǒng)通過(guò)串口定制;單片機(jī)系統(tǒng)由PC機(jī)控制。系統(tǒng)可以產(chǎn)生一定頻率和幅值的模擬信號(hào)。 要求學(xué)生學(xué)習(xí)51系列單片機(jī)基礎(chǔ)知識(shí),串口控制,51系列單片機(jī)匯編語(yǔ)言有了解。對(duì)微機(jī)端編程有一定了解。能夠使用vc++編程環(huán)境,進(jìn)行簡(jiǎn)單的串口通訊編程。 大概說(shuō)一下設(shè)計(jì)原理就行 我實(shí)在不會(huì)啊 多的話(huà)可以發(fā)到我的郵箱lijinchi123@163.com 展開(kāi)
- 急求基于FPGA的頻率計(jì)設(shè)計(jì)
- 要求:測(cè)量范圍0.1HZ到50MHZ,測(cè)頻精度萬(wàn)分之一,脈寬測(cè)試范圍0.1s到1s,占空比精度1%到99%。(注:軟件用的是quartus 2)。 各程序的作用介紹詳細(xì)點(diǎn)(特別是上面幾個(gè)要求的地方),我會(huì)加分的,當(dāng)然能完成編譯和仿真的,我會(huì)加的更多??梢园俣雀郊l(fā)給我。Z... 要求:測(cè)量范圍0.1HZ到50MHZ,測(cè)頻精度萬(wàn)分之一,脈寬測(cè)試范圍0.1s到1s,占空比精度1%到99%。(注:軟件用的是quartus 2)。 各程序的作用介紹詳細(xì)點(diǎn)(特別是上面幾個(gè)要求的地方),我會(huì)加分的,當(dāng)然能完成編譯和仿真的,我會(huì)加的更多??梢园俣雀郊l(fā)給我。Z后,謝謝。 展開(kāi)
- 基于EDA的8位十進(jìn)制頻率計(jì)設(shè)計(jì)
- 用VHDL語(yǔ)言設(shè)計(jì)一個(gè)頻率計(jì)
- 問(wèn)題補(bǔ)充是: 用于測(cè)量1M Hz 以下數(shù)字脈沖信號(hào)的頻率。閘門(mén)只有1S一檔。測(cè)量結(jié)果在數(shù)碼管上顯示出來(lái)。不測(cè)信號(hào)脈寬,在實(shí)驗(yàn)臺(tái)上完成調(diào)試。 (2)設(shè)計(jì)提示 ①頻率計(jì)的基本工作原理如下:首先產(chǎn)生一系列準(zhǔn)確閘門(mén)信號(hào),例如1mS、0.1S和1S等,然后用這些閘門(mén)信號(hào)控... 問(wèn)題補(bǔ)充是: 用于測(cè)量1M Hz 以下數(shù)字脈沖信號(hào)的頻率。閘門(mén)只有1S一檔。測(cè)量結(jié)果在數(shù)碼管上顯示出來(lái)。不測(cè)信號(hào)脈寬,在實(shí)驗(yàn)臺(tái)上完成調(diào)試。 (2)設(shè)計(jì)提示 ①頻率計(jì)的基本工作原理如下:首先產(chǎn)生一系列準(zhǔn)確閘門(mén)信號(hào),例如1mS、0.1S和1S等,然后用這些閘門(mén)信號(hào)控制一個(gè)計(jì)數(shù)器對(duì)被測(cè)脈沖進(jìn)行計(jì)數(shù),Z后將結(jié)果顯示出來(lái)。如果閘門(mén)信號(hào)是1S,那么1S內(nèi)計(jì)數(shù)的結(jié)果就是被測(cè)信號(hào)的頻率。如果閘門(mén)信號(hào)是1mS,那么計(jì)數(shù)結(jié)果是被測(cè)信號(hào)頻率的千分之一,或者說(shuō)結(jié)果是以KHz為單位的頻率值。 ②頻率計(jì)中,Z原始的時(shí)基信號(hào)準(zhǔn)確度一定要高。用實(shí)驗(yàn)臺(tái)上的100KHz時(shí)鐘信號(hào)作原始時(shí)基信號(hào)。 ③1S的閘門(mén)信號(hào)是由100KHz時(shí)鐘經(jīng)5次10分頻后,再經(jīng)2分頻產(chǎn)生。這樣產(chǎn)生的閘門(mén)信號(hào)脈寬是1S,占空比是50%。在2S的時(shí)間內(nèi),1S用于計(jì)數(shù),1S用于顯示結(jié)果。 ④用于被測(cè)信號(hào)計(jì)數(shù)的計(jì)數(shù)器應(yīng)采用十進(jìn)制。測(cè)得的結(jié)果可直接送實(shí)驗(yàn)臺(tái)上的六個(gè)數(shù)碼管顯示。每次對(duì)被測(cè)信號(hào)計(jì)數(shù)前,計(jì)數(shù)器應(yīng)被清零。 展開(kāi)
- 簡(jiǎn)易頻率計(jì)設(shè)計(jì)(單片機(jī)課設(shè))
- 可以測(cè)量正弦波和方波信號(hào)的頻率 框圖 輸入信號(hào)--》整形處理--》控制器--》顯示測(cè)量值 要求 1,能測(cè)量正弦波和方波10HZ-100KHZ 2,數(shù)碼顯示共三位,其中一位小數(shù),自動(dòng)換擋(00-999HZ)有一個(gè)燈亮,表示單位是HZ,0.00-99.99KHZ,另一個(gè)燈亮,表示單位是... 可以測(cè)量正弦波和方波信號(hào)的頻率 框圖 輸入信號(hào)--》整形處理--》控制器--》顯示測(cè)量值 要求 1,能測(cè)量正弦波和方波10HZ-100KHZ 2,數(shù)碼顯示共三位,其中一位小數(shù),自動(dòng)換擋(00-999HZ)有一個(gè)燈亮,表示單位是HZ,0.00-99.99KHZ,另一個(gè)燈亮,表示單位是KHZ 3,要有輸入信號(hào)超范圍的保護(hù)電路 發(fā)揮要求 1,能測(cè)量方波周期,并顯示 2,能測(cè)量100mV的正弦波 有沒(méi)有愛(ài)好者,救救急,對(duì)這破玩意一竅不通 有加分 展開(kāi)
- 用555定時(shí)器設(shè)計(jì)一個(gè)頻率計(jì)
- 用555定時(shí)器實(shí)現(xiàn) 可以的話(huà)幫我寫(xiě)上匯編程序 還有PCB封裝 實(shí)驗(yàn)的器件:555集成塊 一塊 10k歐姆電阻 一個(gè) 74ls90 2塊 100uf 0.01uf的電容各一個(gè) 74ls00 一塊 一個(gè)+5V電源, 譯碼顯示器
- vb怎么設(shè)計(jì)簡(jiǎn)單的計(jì)時(shí)器
- 用vb中的timer控件,設(shè)計(jì)計(jì)時(shí)器。用三個(gè)命令按鈕,分別為:開(kāi)始、暫停、結(jié)束。再用一個(gè)標(biāo)簽或者文本框顯示就好了。 各位大俠教教,我初學(xué)。
- 基于FPGA的高精度DDS頻率計(jì)的設(shè)計(jì)
- 課題要求是 基于FPGA設(shè)計(jì)輸出100KHz到1MHz +/- 1KHz的正弦波頻率, 1KHz步進(jìn),并用數(shù)模轉(zhuǎn)換器差分電路等得到穩(wěn)定的正弦波輸出。 (1) FPGA可采用CYCLONE。(2) 熟悉Verilog 和VHDL (3) 可通過(guò)數(shù)碼管或LCD顯示相關(guān)頻率數(shù)據(jù)。 求各路大神指點(diǎn)迷津 有消息請(qǐng)... 課題要求是 基于FPGA設(shè)計(jì)輸出100KHz到1MHz +/- 1KHz的正弦波頻率, 1KHz步進(jìn),并用數(shù)模轉(zhuǎn)換器差分電路等得到穩(wěn)定的正弦波輸出。 (1) FPGA可采用CYCLONE。(2) 熟悉Verilog 和VHDL (3) 可通過(guò)數(shù)碼管或LCD顯示相關(guān)頻率數(shù)據(jù)。 求各路大神指點(diǎn)迷津 有消息請(qǐng)聯(lián)系我詳談 重謝! 展開(kāi)
4月突出貢獻(xiàn)榜
推薦主頁(yè)
最新話(huà)題





參與評(píng)論
登錄后參與評(píng)論