一、良品率測(cè)量點(diǎn)

維持及提高工藝和產(chǎn)品的良品率(yield)對(duì)半導(dǎo)體工業(yè)至關(guān)重要。任何對(duì)半導(dǎo)體工業(yè)做過些許了解的人都會(huì)發(fā)現(xiàn)，整個(gè)工業(yè)對(duì)其生產(chǎn)良品率極其關(guān)注。的確如此，半導(dǎo)體制造工藝的復(fù)雜性，以及生產(chǎn)一個(gè)完整封裝器件所需要經(jīng)歷的龐大工藝制程數(shù)量，是導(dǎo)致這種對(duì)良品率的關(guān)注超乎尋常的基本原因。這兩方面的原因使得通常只有20%~80%的芯片能夠完成晶圓生產(chǎn)線全過程，成為成品出貨。

對(duì)于大部分制造工程師來說，這樣的良品率看上去真是太低了?？墒钱?dāng)我們考慮一下所面臨的挑戰(zhàn)，是要在極其苛刻的潔凈空間中，通過約39塊不同的掩模版，在140mm²的芯片范圍內(nèi)，制作出數(shù)百萬個(gè)微米量級(jí)的元器件平面構(gòu)造和立體層次，就會(huì)覺得能夠生產(chǎn)出任何這樣的芯片已經(jīng)是半導(dǎo)體工業(yè)了不起的成就了!

另外一個(gè)抑制良品率的重要方面是大多數(shù)生產(chǎn)缺陷的不可修復(fù)性。不像有缺陷的汽車零件可以更換，這樣的機(jī)會(huì)對(duì)半導(dǎo)體制造來說通常是不存在的。缺陷芯片或晶圓一般是無法修復(fù)的。在某些情況下沒有滿足性能要求的芯片可以被降級(jí)處理做低端應(yīng)用。廢棄的晶圓或許可以發(fā)揮余熱，作為某些制程工藝的控制晶圓或假片使用。

除了以上這些工藝方面的因素外，規(guī)模化的量產(chǎn)也使得良品率越發(fā)重要。巨額的資金投入，高于工業(yè)界平均比例的工程技術(shù)人員使用，這些導(dǎo)致了半導(dǎo)體生產(chǎn)高昂的分?jǐn)偝杀?。居高不下的分?jǐn)偝杀?，加上激烈?jìng)爭(zhēng)使得產(chǎn)品價(jià)格持續(xù)下滑，驅(qū)使大部分芯片生產(chǎn)廠運(yùn)行在一個(gè)大規(guī)模量產(chǎn)，高良品率的水平上。

基于所有這些原因，也就不難理解半導(dǎo)體工業(yè)對(duì)于良品率的執(zhí)著了。大部分的設(shè)備和原材料供應(yīng)商都以自己的產(chǎn)品可能提升良品率來作為推銷的主要手段。同樣，工藝工程部門也把維持和提高制程良品率當(dāng)作本部門的主要責(zé)任。良品率測(cè)量在制程的每一單個(gè)工藝開始并追溯到整個(gè)工藝流程，從投入空晶圓到完成的電路的封裝。

通常，工廠將在工藝的三個(gè)主要點(diǎn)監(jiān)測(cè)。它們是晶圓制造工藝完成時(shí)、晶圓中測(cè)后和封裝完成時(shí)并進(jìn)行終測(cè)(見下圖)。

主要良品率測(cè)量點(diǎn)

在晶圓完成所有的生產(chǎn)工藝后，第一個(gè)主要良品率被計(jì)算出來了。對(duì)此良品率有多種不同的叫法，如FAB良品率、生產(chǎn)線良品率、累積晶圓廠良品率或“CUM”良品率。

無論怎么命名，都是用完成生產(chǎn)的晶圓總數(shù)除以總投入片數(shù)的一個(gè)百分比來表示。不同類型的產(chǎn)品擁有不同的元件、特征工藝尺寸和密度因子。將會(huì)針對(duì)產(chǎn)品類型而不是對(duì)整個(gè)生產(chǎn)線計(jì)算一個(gè)良品率。

要得到CUM良品率,需要首先計(jì)算各制程站良品率(station yield),即以離開單一制程站的晶圓數(shù)比進(jìn)入此制程站的晶圓數(shù):

晶圓生產(chǎn)CUM良品率在50%到95%之間,取決于一系列的因素。計(jì)算出來的CUM良品率被用于計(jì)劃生產(chǎn)，或被工程部和管理者作為工藝有效性的一個(gè)指標(biāo)。

三、晶圓生產(chǎn)良品率的制約因素

晶圓生產(chǎn)良品率受到許多方面的制約。下面列出了5個(gè)制約良品率的基本因素，任何晶圓生產(chǎn)廠都一定會(huì)對(duì)它們進(jìn)行嚴(yán)格的控制。這5個(gè)基本因素的共同作用決定了一個(gè)工廠的綜合良品率：

• 工藝制程步驟的數(shù)量

• 晶圓破碎和彎曲

• 工藝制程變異

• 工藝制程缺陷

• 光刻掩模版缺陷

1）工藝制程步驟的數(shù)量

從上面圖中看出要得到85.9%的CUM晶圓生產(chǎn)良品率，每個(gè)單一制程站良品率必須高于90%。甚大規(guī)模集成電路(ULSI)需要數(shù)百個(gè)主要工藝操作。具有數(shù)百個(gè)工藝操作步驟的工藝過程是典型的藝術(shù)品。每一個(gè)主要工藝操作包含幾個(gè)步驟,每一個(gè)步驟又依序涉及到幾個(gè)分步。能夠在經(jīng)過眾多的工藝步驟后仍維持很高的CUM良品率，這一切顯然應(yīng)歸功于晶圓生產(chǎn)廠內(nèi)持續(xù)不斷的良品率壓力。在眾多的工藝步驟作用下，電路本身越復(fù)雜，預(yù)期的CUM良品率也就會(huì)越低。

工藝步驟的增加同時(shí)提高了另外4個(gè)制約良品率因素對(duì)制程中晶圓產(chǎn)生影響的可能性這種情況是所謂的數(shù)量專治。例如，要想在一個(gè)50步的工藝流程上獲得75%的累積良品率.每一單步的良品率必須達(dá)到99.4%。在此類計(jì)算中更進(jìn)一步表現(xiàn)為CUM良品率絕不會(huì)超過各單步的最低良品率。如果一個(gè)工藝制程步驟只能達(dá)到50%的良品率，整體的CUM良品率不會(huì)超過 50%。

每一個(gè)主要工藝操作都包含了許多工藝步驟及分步，這使得晶圓生產(chǎn)部門面臨著日益升高的壓力。在11步工藝流程中,第1步是一個(gè)氧化工藝。一個(gè)簡(jiǎn)單的氧化工藝需要完成幾個(gè)工藝步驟。它們是:清洗、氧化和評(píng)估。它們中每一步都包含有分步驟。下圖中列出了一個(gè)典型的氧化清洗工藝所包含的6個(gè)分步驟。每一個(gè)分步驟都存在污染晶圓打碎晶圓,或者損傷晶圓的機(jī)會(huì)。自動(dòng)化和隔離技術(shù)提供了更多的控制晶圓的環(huán)境，但每個(gè)轉(zhuǎn)移和新工藝的環(huán)境給污染和缺陷增加了一次機(jī)會(huì)。

氧化工藝的分步驟

2）晶圓破碎和彎曲

在晶圓生產(chǎn)過程中，晶圓本身會(huì)通過很多次的手工的和自動(dòng)的操作。每一次操作都存在將這些易碎的晶圓打破的可能性。一片典型300mm(12英寸)晶圓的厚度只有大約800μm厚。必須要仔細(xì)操作晶圓，自動(dòng)化操作必須將晶圓的破碎維持到最小。

對(duì)晶圓的多次熱處理使得晶圓更容易破裂。熱處理造成的晶格結(jié)構(gòu)上的損傷導(dǎo)致晶圓在后續(xù)步驟中增加了破碎的機(jī)會(huì)。自動(dòng)化的生產(chǎn)設(shè)備只能處理完整的晶圓。因此，晶圓如果破碎，不論破碎大小，整片晶圓將被拒收并丟棄。

如果操作得當(dāng)，硅晶圓相對(duì)而言易于操作，并且自動(dòng)化設(shè)備已經(jīng)把晶圓的破碎降到了一個(gè)很低的水平。但是砷化鎵品圓就沒有這么好的彈性,晶圓破碎是限制其良品率的主要因素。由于砷化鎵電路和器件具有很高的性能和高昂的價(jià)格,所以在砷化鎵生產(chǎn)線上,對(duì)破碎晶圓的繼續(xù)生產(chǎn)是可能的，特別是通過手動(dòng)的工藝。

在盡量減少晶圓破碎的同時(shí)，晶圓的表面在整個(gè)生產(chǎn)過程中必須保持平整。這一點(diǎn)對(duì)于使用光刻技術(shù)將電路圖案投射到晶圓表面的晶圓生產(chǎn)至關(guān)重要。如果晶圓表面彎曲或起伏不平，投射到晶圓表面的圖像會(huì)扭曲變形，并且圖像尺寸會(huì)超出工藝標(biāo)準(zhǔn)。晶圓的彎曲主要?dú)w因于晶圓在反應(yīng)管中的快速加熱/冷卻。

工藝工程和工藝控制程序的目標(biāo)不僅僅是保持每一個(gè)工藝操作在控制界限之內(nèi)，更重要的是維持相應(yīng)的工藝參數(shù)穩(wěn)定不變的分布，例如時(shí)間、溫度、壓力及其他參數(shù)。用統(tǒng)計(jì)工藝控制技術(shù)監(jiān)測(cè)這些工藝參數(shù)。在整個(gè)晶圓生產(chǎn)工藝流程中,設(shè)有許多用來發(fā)現(xiàn)有害變異的檢查和測(cè)試，以及針對(duì)工藝標(biāo)準(zhǔn)的周期性設(shè)備的參數(shù)校準(zhǔn)。這些檢測(cè)一部分由生產(chǎn)部門人員來執(zhí)行，一部分由質(zhì)量控制部門來執(zhí)行。然而，即使最佳的維護(hù)和監(jiān)測(cè)工藝也會(huì)表現(xiàn)出一些變異。工藝工程和電路設(shè)計(jì)的挑戰(zhàn)之一是要適應(yīng)這些變異并仍能有功能器件。

工藝制程缺陷:工藝制程缺陷被定義為晶圓表面受到污染或不規(guī)則的孤立區(qū)域(或點(diǎn))。這些缺陷經(jīng)常被稱為點(diǎn)缺陷(spot defect)。在一個(gè)電路中,僅僅一個(gè)非常小的缺陷就可能致使整個(gè)電路失效。這樣的缺陷被稱為致命缺陷(kiler defect)。遺憾的是，這些小的孤立缺陷不一定在晶圓生產(chǎn)過程中能夠被檢測(cè)出來。在晶圓電測(cè)時(shí)它們會(huì)以拒收芯片的形式表現(xiàn)出來。

這些缺陷主要來源于晶圓生產(chǎn)區(qū)域涉及到的不同液體、氣體、凈化間空氣、人員、工藝設(shè)備和水。微粒和其他細(xì)小的污染物寄留在晶圓內(nèi)部或表面。這些缺陷很多是在光刻工藝時(shí)造成的。我們知道光刻工藝需要使用一層很薄很脆弱的光刻膠層，以便在刻蝕工藝中保護(hù)晶圓表面。在光刻膠層中任何由微粒造成的空洞或破裂將會(huì)導(dǎo)致晶圓表層細(xì)小的刻蝕洞。這些洞被稱為針孔，是光刻工藝師關(guān)注的一個(gè)主要方面。因此,晶圓會(huì)被經(jīng)常檢查受污染程度通常在每一個(gè)主要工藝步驟之后做此類檢查。缺陷密度超出允許值的晶圓將被拒收。SIA的國際半導(dǎo)體技術(shù)路線圖(ITRS)要求300mm晶圓表面每平方厘米(cm)0.68個(gè)是最大的缺陷密度。

4）光刻掩模版缺陷

光刻掩模版是電路圖樣的母版，在光刻工藝中被復(fù)制到晶圓表面。光刻掩模版的缺陷會(huì)導(dǎo)致晶圓上的缺陷或電路圖樣的變形。一般有3種掩模版引起的缺陷。第一種是污染物，例如在掩模版透明部分上的灰塵或損傷。在進(jìn)行光刻時(shí)，它們會(huì)將光線擋住，并且像圖案中不透明部分一樣在晶圓表面留下影像。第二種是石英板基中的裂痕。它們同樣會(huì)擋住光刻光線和/或散射光線，導(dǎo)致錯(cuò)誤圖像和/或扭曲的圖像。第三種是在掩模版制作過程中發(fā)生的圖案變形。它們包括針孔或鉻點(diǎn)、圖案擴(kuò)展或缺失、圖案斷裂或相鄰圖案橋接(bridge)(見下圖)。器件/電路的尺寸越小,密度越高,并且芯片尺寸越大，控制由掩模版產(chǎn)生的缺陷也就越重要。

掩模版缺陷。(a)點(diǎn);(b)空洞;(c)內(nèi)含;(d)突出;(e)斷裂;(f)橋接(源自:Solid Siate Technology,July1993,Page 95)

5） 晶圓電測(cè)良品率要素

完成晶圓生產(chǎn)過程后，晶圓被送到電測(cè)試機(jī)上。在測(cè)試過程中，每一個(gè)芯片將被按照器件的標(biāo)準(zhǔn)和功能性進(jìn)行電學(xué)測(cè)試。每個(gè)電路會(huì)接受多達(dá)數(shù)百項(xiàng)的電學(xué)測(cè)試。在這些測(cè)試測(cè)量產(chǎn)品的電學(xué)性能的同時(shí)，它們也間接地衡量了晶圓生產(chǎn)工藝的精確性和潔凈度。由于工藝制程固有的變異和無法檢測(cè)的缺陷，晶圓可能在通過了所有制程中的檢測(cè)后還有許多失效的芯片。晶圓電測(cè)是非常復(fù)雜的測(cè)試，很多因素會(huì)對(duì)良品率有影響。它們是:

• 晶圓直徑

• 芯片尺寸(面積)

• 工藝制程步驟的數(shù)量

• 電路密度

• 缺陷密度

• 晶圓晶體缺陷密度

• 工藝制程周期

6）晶圓直徑和邊緣芯片

半導(dǎo)體工業(yè)從引入硅材料起就使用圓形的品圓。第一片晶圓直徑還不到1英寸。從那時(shí)起，晶圓的直徑就保持著持續(xù)變大的趨勢(shì),20世紀(jì)80年代末150mm(6英寸)jin晶圓是超大規(guī)模集成電路( VLSI)的標(biāo)準(zhǔn),20世紀(jì)90年代200mm晶圓被開發(fā)出來并投入生產(chǎn)。到2012年300mm 晶圓處于滿額生產(chǎn),450mm直徑的晶圓正在引人，預(yù)計(jì)到2018 年實(shí)現(xiàn)滿額生產(chǎn)131使用更大直徑晶圓的驅(qū)動(dòng)力來自于生產(chǎn)效率的提高、不斷增加的芯片尺寸以及晶圓電測(cè)良品率的影響。生產(chǎn)效率對(duì)晶圓尺寸的要求很容易被理解,雖然生產(chǎn)更大直徑的ji晶圓會(huì)增加一些生產(chǎn)成本，但是晶圓上完整的芯片數(shù)會(huì)（如下圖所示）呈現(xiàn)更快的增長(zhǎng)。

晶圓直徑增大對(duì)不完整芯片比例的影響

增大的晶圓直徑同時(shí)對(duì)晶圓電測(cè)良品率有積極的影響。下圖中給出了兩片晶圓，它們直徑相同但是芯片的尺寸不同。我們注意到較小尺寸的晶圓表面有很大一部分被不完整的芯片所覆蓋，這些芯片不能工作。如果其他條件相同,較大尺寸的晶圓憑借其上更多數(shù)量和更大比例的完整芯片將擁有較高的良品率。

芯片尺寸增加和晶圓直徑增大的影響

7）晶圓直徑和芯片尺寸

芯片尺寸增加的趨勢(shì)是另一個(gè)推動(dòng)晶圓直徑增大的因素。從上圖中看出增大芯片尺寸而不增大晶圓直徑將會(huì)導(dǎo)致晶圓表面完整芯片的比例縮小。當(dāng)芯片尺寸增加時(shí)需要用增大晶圓直徑以維持較好的晶圓電測(cè)良品率。下圖中列出了不同尺寸芯片在不同直徑晶圓上存在的數(shù)量。總之更大直徑的晶圓擁有更好的成本效率。

8）晶圓直徑和晶體缺陷

前面介紹了晶體位錯(cuò)的概念。品體位錯(cuò)是指在晶圓(wafer)當(dāng)中，由晶格的不連續(xù)性造成的缺陷點(diǎn)。位錯(cuò)在品格的各處存在，并且與污染物和工藝缺陷密度一樣，對(duì)晶圓電測(cè)良品率造成影響。

晶圓的生產(chǎn)過程也會(huì)造成晶體位錯(cuò)。它們發(fā)生(或成核)在晶圓邊緣有崩角和磨損的地方。這些崩角和磨損是由較差的操作技術(shù)和自動(dòng)化操作設(shè)備造成的。被損的區(qū)域?qū)е铝似敷w位錯(cuò)。遺憾的是，在后續(xù)的熱處理中，晶體位錯(cuò)會(huì)向晶圓中心蔓延(見下圖)，例如氧化和擴(kuò)散工藝。品體位錯(cuò)線伸入晶圓內(nèi)部的長(zhǎng)度是一個(gè)ji晶圓熱力學(xué)歷史的函數(shù)。也就是說，晶圓經(jīng)受越多的工藝步驟和/或者越多的加熱處理，晶體位錯(cuò)的數(shù)量就越多，長(zhǎng)度就越長(zhǎng)，也就會(huì)影響更多數(shù)量的芯片。對(duì)這個(gè)問題有一個(gè)顯而易見的解決方案，增大品圓的直徑使得品圓中心保留更多的未受影響的芯片。

9） 晶圓直徑和工藝制程變異

在晶圓生產(chǎn)區(qū)域，工藝制程變異是通過隨機(jī)抽樣的方法來檢測(cè)和測(cè)量的。檢查抽樣的固有特點(diǎn)使得并非所有的變異和缺陷都能被檢測(cè)到，因此通過檢測(cè)的晶圓會(huì)有一些問題。這些問題在晶圓電測(cè)時(shí)作為失效器件顯示出來。

工藝制程變異在晶圓邊緣發(fā)生的概率較高。在反應(yīng)爐管內(nèi)進(jìn)行的高溫工藝制程中,晶圓表面各處的溫度總是有些不一致。溫度的變化會(huì)導(dǎo)致晶圓一致性的改變。在晶圓外圍邊緣加熱和冷卻的速度稍快一些，變異也會(huì)多一些。另一個(gè)導(dǎo)致這種晶圓邊緣現(xiàn)象的因素是由于操作而接觸晶圓邊緣所帶來的污染物和對(duì)晶圓各層的物理損傷。光刻工藝中，使用Mask-Driven工藝制程(掩模版整體投影，接近和接觸式曝光)會(huì)存在工藝尺寸一致性的問題。光源系統(tǒng)帶有的中心區(qū)域一致性比邊緣地區(qū)好的特點(diǎn)。對(duì)使用Reticle-Driven的光刻工藝制程(步進(jìn)光刻機(jī))，由于曝光區(qū)域較小(一個(gè)或幾個(gè)芯片),使晶圓各處的圖像畸變得以減小。

所有這些問題導(dǎo)致了晶圓邊緣的電測(cè)良品率較低，如下圖所示。增大晶圓的直徑，使其中部擁有更大的未受影響的芯片區(qū)，這對(duì)維持晶圓電測(cè)良品率有幫助。

晶圓電測(cè)后合格芯片的典型分布

10）芯片面積和缺陷密度

與晶圓表面的缺陷密度對(duì)應(yīng)，芯片的尺寸也對(duì)晶圓電測(cè)良品率有一定的影響。下圖顯示了它們之間的關(guān)系。下圖(a)給出了一片沒有芯片的圖案，只有5個(gè)缺陷的晶圓。它圖示了這片品圓的背景缺陷密度,也就是說,綜合了所有品圓制造區(qū)域的因素，而不論芯片尺寸、產(chǎn)品類型、工藝控制要求,等等。下圖(b)和下圖(c)顯示了同樣的背景缺陷密度對(duì)芯片面積不同的晶圓在電測(cè)良品率方面的影響。對(duì)于給定的缺陷密度，芯片尺寸越大，良品率就越低。

缺陷對(duì)不同芯片尺寸晶圓電測(cè)良品率的影響

11）電路密度和缺陷密度

晶圓表面的缺陷通過使部分芯片發(fā)生故障從而導(dǎo)致整個(gè)芯片失效。有些缺陷位于芯片不敏感區(qū)，并不會(huì)導(dǎo)致芯片失效。然而，由于日益減小的特征工藝尺寸和增加的元器件密度，電路集成度有逐漸升高的趨勢(shì)。這種趨勢(shì)使得任何給定缺陷落在電路活性區(qū)域的可能性增加了，如下圖所示，晶圓電測(cè)良品率將會(huì)降低。

致命缺陷(失效的芯片)和非致命缺陷(通過的芯片)

12）工藝制程步驟的數(shù)量

工藝制程步驟的數(shù)量被認(rèn)為是晶圓廠CUM良品率的一個(gè)限制因素。步驟越多，打碎晶圓或?qū)A誤操作的可能性就越大。這個(gè)結(jié)論同樣適用于晶圓電測(cè)良品率。隨著工藝制程步驟數(shù)的增加，除非采取相應(yīng)措施來降低由此帶來的影響,晶圓背景缺陷密度將增加。增加的背景缺陷密度會(huì)影響更多的芯片，使晶圓電測(cè)良品率變低。

13）特征圖形尺寸和缺陷尺寸

更小的特征工藝尺寸從兩個(gè)主要方面使維持一個(gè)可以接受的晶圓電測(cè)良品率變得更困難。第一，較小圖像的光刻比較困難。第二,更小的圖像對(duì)更小的缺陷承受力很差，對(duì)整體的缺陷密度的承受力也變得很差。最小特征工藝尺寸對(duì)允許缺陷尺寸的10:1定律已經(jīng)被討論過了。一項(xiàng)評(píng)估指出，如缺陷密度為每平方厘米1個(gè)缺陷，特征工藝尺寸為0.35um的電路的晶圓電測(cè)良品率會(huì)比相同條件下的0.5um電路低10%。

14）工藝制程周期

品圓在生產(chǎn)中實(shí)際處理的時(shí)間可以用天來計(jì)算。但是由于在各工藝制程站的排隊(duì)等候和工藝問題引起的臨時(shí)性減慢，晶圓通常會(huì)在生產(chǎn)區(qū)域停留幾個(gè)星期。晶圓等待時(shí)間越長(zhǎng)，受到污染而導(dǎo)致電測(cè)良品率降低的可能性就越大。向即時(shí)生產(chǎn)方式的轉(zhuǎn)變(見第15章)是一種提高良品率及降低由生產(chǎn)線存量增加帶來的相關(guān)成本的嘗試。

15）晶圓電測(cè)良品率公式

理解及較為準(zhǔn)確地預(yù)測(cè)晶圓電測(cè)良品率的能力是對(duì)一個(gè)盈利且可靠的芯片供應(yīng)商的基本要求。多年來，許多把工藝制程、缺陷密度和芯片尺寸參數(shù)與品圓電測(cè)良品率聯(lián)系起來的模型被開發(fā)出來了。下圖給出了5種良品率模型的公式。每一種將不同的參數(shù)和品圓電測(cè)良品率聯(lián)系起來。隨著芯片尺寸的增大，工藝制程步驟的增加，以及特征工藝尺寸的減小，芯片對(duì)較小缺陷的敏感性增加了，并且更多的背景缺陷變成了致命缺陷。

晶圓電測(cè)良品率模型

指數(shù)函數(shù)模型:指數(shù)關(guān)系或泊松(Poisson)模型是最簡(jiǎn)單也是最早被研究出來的良品率模型之。它適用于單項(xiàng)工藝步驟，并且假設(shè)在晶圓上缺陷(D₀)是隨機(jī)分布的。對(duì)于多步驟分析，該因子(n)等于使用的工藝步驟數(shù)。該模型一般用于包含多于300個(gè)芯片的晶圓,并且是低密度的中規(guī)模集成電路。Seed模型預(yù)測(cè)更小的芯片尺寸。

指數(shù)函數(shù)模型、Poisson模型和Seed 模型都闡明芯片面積、缺陷密度和晶圓電測(cè)試良品率之間的主要關(guān)系。這里e常數(shù)的值為2.718。

B.T. Murphy 提出了使用更精確的缺陷分布的模型。Bose-Einstein 模型增加了工藝步驟數(shù)(n)。在負(fù)二項(xiàng)式模型中,有一個(gè)群因子。它認(rèn)為缺陷在晶圓表面趨向于成群分布，而不是表現(xiàn)為簡(jiǎn)單的隨機(jī)分布。它已被SIA在其ITRS采用，群因子賦值2。

在大多數(shù)良品率模型中，工藝步驟的因子(n)實(shí)際是光刻工藝步驟。經(jīng)驗(yàn)已經(jīng)證明光刻工藝步驟對(duì)點(diǎn)缺陷數(shù)貢獻(xiàn)最大，因此在中測(cè)良品率有直接的影響。

下圖闡明了各種良品率模型的不同預(yù)測(cè)。沒有任何兩個(gè)復(fù)雜電路在設(shè)計(jì)和工藝上是可比的。不同公司使用不同的工藝制程，基本的背景缺陷密度也不一樣。這些因素使得開發(fā)一套精確通用的良品率模型非常困難。大多數(shù)半導(dǎo)體公司擁有自己特有的良品率模型，這些模型反映了它們各自的生產(chǎn)工藝和產(chǎn)品設(shè)計(jì)。但這些模型都是和缺陷直接相關(guān)的。因?yàn)樗鼈兌技俣ㄋ芯A生產(chǎn)工藝是受控的，并且缺陷水平是所用工藝固有的。這里面不包含重大的工藝問題，例如工藝氣體罐的污染。

良品率模型表明芯片良品率與芯片尺寸缺陷密度的函數(shù)關(guān)系

在所有模型中使用的缺陷密度并不是通過對(duì)晶圓表面進(jìn)行光學(xué)檢查所得到的缺陷密度良品率模型中的缺陷密度包含了所有情況,它包含了污染、表面及晶體缺陷。進(jìn)一步說，它只是估計(jì)能損壞芯片的缺陷，即致命缺陷。落在芯片非重要區(qū)域的缺陷不在模型的考慮范圍內(nèi)，在同一敏感區(qū)的兩個(gè)或兩個(gè)以上的缺陷不被重復(fù)計(jì)算另外一個(gè)需要了解的重要方面是，良品率模型得出的良品率是基于工藝制程基本受控的前提。實(shí)際上不同晶圓的電測(cè)良品率會(huì)有變化，因?yàn)槠穲A生產(chǎn)工藝存在著正常的工藝制程變異。下圖是一個(gè)典型的晶圓電測(cè)良品率的圖表。

晶圓電測(cè)良品率曲線

其中晶圓13的電測(cè)良品率遠(yuǎn)低于正常范圍。對(duì)于這種情況，工藝師會(huì)尋找某些災(zāi)難性的工藝制程失誤，比如說超標(biāo)的層厚、太深或太淺的離子注入層。

四、封裝和最終測(cè)試良品率

完成晶圓電測(cè)后，晶圓進(jìn)入封裝工藝，又稱為封裝(assembly)與測(cè)試(test)。在那里它們被切割成單個(gè)芯片并被封裝進(jìn)保護(hù)性外殼中。這一系列步驟中也包含多次目檢和封裝工藝制程的質(zhì)量檢查。

在封裝工藝完成后，封裝好的芯片會(huì)經(jīng)過一系列的物理、環(huán)境和電性測(cè)試，總稱為最終測(cè)試(final test)。最終測(cè)試后，第三個(gè)主要良品率被計(jì)算出來，即最終測(cè)試的合格芯片數(shù)與晶圓電測(cè)合格芯片數(shù)的比值。

五、整體工藝良品率

整體工藝良品率是3個(gè)主要良品率的乘積(見下圖)。這個(gè)數(shù)字以百分?jǐn)?shù)表示，給出了出貨芯片數(shù)相對(duì)最初投入晶圓上完整芯片數(shù)的百分比。它是對(duì)整個(gè)工藝流程成功率的綜合評(píng)測(cè)。

整體良品率隨幾個(gè)主要的因素變化。下圖列出了典型的工藝良品率和由此計(jì)算出的整體良品率。前兩列是影響單一工藝及整體良品率的主要工藝制程因素。第一列是特定電路的集成度。電路集成度越高，各種良品率的預(yù)期值就越低。更高的集成度意味著特征圖形尺寸的相應(yīng)減小。

良品率相對(duì)工藝成熟水平的變化

從表中的數(shù)據(jù)可以看出晶圓電測(cè)良品率是3個(gè)良品率點(diǎn)中最低的，這就是為什么會(huì)有許多致力于提高晶圓電測(cè)良品率的計(jì)劃。有一段時(shí)間品圓電測(cè)良品率的提升對(duì)生產(chǎn)率的提高產(chǎn)生最大的影響。更大和更復(fù)雜的芯片(如兆位級(jí)的存儲(chǔ)器)的出現(xiàn)使得如設(shè)備持有成本等其他因素被加入到提高生產(chǎn)率的范疇。百萬級(jí)芯片時(shí)代要求的成功是晶圓電測(cè)良品率需要在90%的范圍。

參考文獻(xiàn)：

(客服電話4001021226)

銷售 | 租賃 | 定制

愛蛙幫您找到最合適的光傳感解決方案