GaN材料及其制備工藝

在理論上，GaN 材料的擊穿電場強(qiáng)度（約3×106V/cm）與SiC 材料接近，但受半導(dǎo)體工藝、材料晶格失配等因素影響，GaN 器件的電壓耐受能力通常在1000V 左右，安全使用電壓通常在650V 以下。隨著各項技術(shù)難點的攻克和先進(jìn)工藝的開發(fā)，GaN 必將作為新一代GX電源器件的制備材料。
（一）GaN 材料結(jié)構(gòu)及特性
GaN 是Ⅲ-V 族直接帶隙寬禁帶半導(dǎo)體，室溫下纖鋅礦結(jié)構(gòu)的禁帶寬度為3.26eV。GaN 有3 種晶體結(jié)構(gòu)形式，分別為纖鋅礦結(jié)構(gòu)、閃鋅礦結(jié)構(gòu)和巖鹽礦（Rocksalt）結(jié)構(gòu)。其中，纖鋅礦結(jié)構(gòu)是Ⅲ族氮化物中Z穩(wěn)定的晶體結(jié)構(gòu)，閃鋅礦結(jié)構(gòu)以亞穩(wěn)相形式存在，而巖鹽礦結(jié)構(gòu)是在高壓條件下產(chǎn)生的。纖鋅礦結(jié)構(gòu)的GaN 材料具有其他半導(dǎo)體所不具備的優(yōu)異物理性能，如耐化學(xué)穩(wěn)定性、chao強(qiáng)硬度、超高熔點等，所以，GaN 基半導(dǎo)體器件具有優(yōu)異的耐壓、耐熱、耐腐蝕特性。圖4 為GaN 的六方纖鋅礦結(jié)構(gòu)和GaN 單晶。
圖4 GaN的六方纖鋅礦結(jié)構(gòu)（a）與GaN單晶（b）
（二）GaN 晶體的制備
GaN 的共價鍵鍵能較大（E=876.9kJ/mol），在2500℃熔點下，分解壓大約為4.5GPa， 當(dāng)分解壓低于4.5GPa 時，GaN 不熔化直接分解。所以一些典型的平衡方法（如提拉法和布里奇曼定向凝固法等），不再適用于GaN 單晶的生長。目前，只能采用一些特殊的方法來制備單晶，主要包括升華法、高溫高壓法、熔融結(jié)晶法和氫化物氣相外延法。其中，前3 種方法對設(shè)備和工藝都有嚴(yán)格要求，難以實現(xiàn)大規(guī)模的單晶生產(chǎn)，不能滿足商業(yè)化的要求，而氫化物氣相外延（Hydride Vapor-phaseEpitaxy，HVPE）方法是目前研究的主流。大多數(shù)可以商業(yè)化方式提供GaN 的均勻襯底都是通過這種方法生產(chǎn)的。該技術(shù)具有設(shè)備簡單、成本低、發(fā)展速度快等優(yōu)點。利用金屬有機(jī)化合物化學(xué)氣相沉淀（Metal-organic Chemical Vapor Deposition，MOCVD）技術(shù)可以生長出均勻、大尺寸的厚膜作為襯底。目前，該技術(shù)已經(jīng)成為制備外延厚膜Z有效的方法，并且生長的厚膜可以通過拋光或激光剝離襯底，作為同質(zhì)外延生長器件結(jié)構(gòu)的襯底。
氫化物氣相外延層的位錯密度隨外延層厚度的增加而減小，因此，只要外延層的厚度達(dá)到一定值，就可以提高晶體質(zhì)量。通過HVPE 和空隙輔助分離法（Void-assisted Separation，VAS）可以制備具有高晶體質(zhì)量和良好再現(xiàn)性的大直徑獨立GaN 晶片，如圖5所示。采用表面覆蓋氮化鈦（TiN ）納米網(wǎng)的多孔GaN 模板，通過HVPE 生長了厚GaN 層，在 HVPE 生長過程中，這種生長技術(shù)在 GaN層和模板之間產(chǎn)生了許多小空隙，當(dāng)GaN層在生長以后容易與模板分開，并且獲得獨立的GaN 晶片，這些晶片直徑較大，表面呈鏡面狀，無裂縫，位錯密度低。
圖5 HVPE+VAS法制備具有高晶體質(zhì)量和大直徑獨立的GaN 晶片
此外，可以采用MOCVD-GaN / 藍(lán)寶石襯底預(yù)處理工藝來制備GaN 厚膜。主要過程為采用等離子體化學(xué)氣相沉積法在MOCVD-GaN/ 藍(lán)寶石襯底上沉積一層厚度約500nm 的SiO2，然后用電子蒸氣機(jī)在襯底上蒸鍍和鍛造一層厚度約20nm 的Ti。退火后在SiO2 表面形成自組裝的Ni 納米團(tuán)簇，作為光刻掩模。光刻后，將基體置于熱HNO3 和氧化腐蝕劑中。去除Ti 和SiO2 后，通過反應(yīng)離子刻蝕技術(shù)沉積一層SiO2，去除表面的SiO2，形成一層SiO2 包裹在邊緣的GaN 納米柱。Z后用HVPE 法在表面生長GaN，在冷卻過程中，GaN 發(fā)生自剝離。圖6 為HVPE 和納米簇自剝離技術(shù)制備GaN 單晶的過程示意圖。
圖6 HVPE+納米簇自剝離技術(shù)制備GaN單晶
上述方法不僅可以實現(xiàn)襯底的自剝離，而且可以形成一種特殊的結(jié)構(gòu)，可以緩沖晶體的生長速度，從而提高晶體的質(zhì)量，減少內(nèi)部缺陷。但這些預(yù)處理方法相對復(fù)雜，會浪費大量時間，并且增加GaN 單晶的成本。
（三）GaN 異質(zhì)襯底外延技術(shù)
由于GaN 在高溫生長時N 的離解壓很高，很難得到大尺寸的GaN 單晶材料，因此，制備異質(zhì)襯底上的外延GaN 膜已成為研究GaN 材料和器件的主要手段。目前，GaN的外延生長方法有：HVPE、分子束外延（MBE）、原子束外延（ALE）和MOCVD。其中，MOCVD 是Z廣泛使用的方法之一。
當(dāng)前，大多數(shù)商業(yè)器件是基于異質(zhì)外延的，主要襯底是藍(lán)寶石、AlN、SiC 和Si。但是，這些基板和材料之間的晶格失配和熱失配非常大。因此，外延材料中存在較大的應(yīng)力和較高的位錯密度，不利于器件性能的提高。圖7 為襯底材料的晶格失配和熱失配關(guān)系示意圖。
圖7 襯底材料的晶格失配和熱失配關(guān)系
1. SiC 襯底上GaN 基異質(zhì)結(jié)構(gòu)的外延生長
由于SiC 的熱導(dǎo)率遠(yuǎn)遠(yuǎn)高于GaN、Si和藍(lán)寶石，所以SiC 與GaN 的晶格失配很小。SiC 襯底可以改善器件的散熱特性，降低器件的結(jié)溫。但GaN 和SiC 的潤濕性較差，在SiC 襯底上直接生長GaN 很難獲得光滑的膜。AlN 在SiC 基體上的遷移活性小，與SiC 基體的潤濕性好。因此，通常在SiC 基板上用AlN 作為GaN 外延薄膜的成核層，如圖8 所示。許多研究表明，通過優(yōu)化AlN 成核層的生長條件可以改善CaN 薄膜的晶體質(zhì)量。但生長在GaN 成核層上的GaN 薄膜仍然存在較大的位錯密度和殘余應(yīng)力。AlN的熱膨脹系數(shù)遠(yuǎn)大于GaN，在AlN 上生長的GaN 薄膜在冷卻過程中存在較大的殘余拉應(yīng)力。拉伸應(yīng)力會在一定程度上積累，并以裂紋的形式釋放應(yīng)力。另外，AlN 的遷移活性較低，難以形成連續(xù)的膜，導(dǎo)致在AlN 上生長的GaN 薄膜位錯密度較大。GaN 薄膜中的裂紋和位錯會導(dǎo)致器件性能下降甚至失效。由于晶格失配較小，一旦潤濕層和裂紋問題得到解決，SiC 襯底上的GaN 晶體質(zhì)量要優(yōu)于Si 和藍(lán)寶石襯底上的GaN晶體，因此，SiC 襯底上的GaN 異質(zhì)結(jié)構(gòu)2DEG 的輸運性能更好。
圖8 AlN作為過渡層的微觀形貌
2. Si 襯底上GaN 基異質(zhì)結(jié)構(gòu)的外延生長
目前，GaN 基電力電子器件的成本與Si 器件相比仍然非常昂貴。解決成本問題的唯yi途徑是利用Si 襯底外延制備GaN 基異質(zhì)結(jié)構(gòu)，然后利用互補金屬氧化物半導(dǎo)體（Complementary Metal Oxide Semiconductor，CMOS）技術(shù)制備GaN 基器件，使器件的性價比超過Si 器件。但與SiC 和藍(lán)寶石襯底相比，Si 襯底外延GaN 要難得多。GaN（0001）與Si（111）的晶格失配率高達(dá)16.9%，熱膨脹系數(shù)失配（熱失配）高達(dá)56%。因此，Si 襯底上GaN 的外延生長及其異質(zhì)結(jié)構(gòu)在應(yīng)力控制和缺陷控制方面面臨著嚴(yán)峻的挑戰(zhàn)。
外延層材料的晶格常數(shù)差異，會導(dǎo)致Si 和GaN 外延層界面處的高密度位錯缺陷。在外延生長過程中，大多數(shù)位錯會穿透外延層，嚴(yán)重影響著外延層的晶體質(zhì)量。但由于兩層熱膨脹系數(shù)不一致，高溫生長后冷卻過程中整個外延層的內(nèi)應(yīng)力積累很大，發(fā)生翹曲并導(dǎo)致外延層開裂。隨著襯底尺寸的增大，這種翹曲和開裂現(xiàn)象會越來越明顯。
目前，插入層和緩沖層被廣泛應(yīng)用于解決Si 襯底上GaN 異質(zhì)外延的應(yīng)力問題，目前主流的3 種應(yīng)力調(diào)節(jié)方案如圖9 所示。
圖9 目前主流的3種應(yīng)力調(diào)節(jié)方案（a）低溫AlN插入層結(jié)構(gòu)；（b）GaN/AlN超晶格結(jié)構(gòu)；（c）AlGaN緩沖層結(jié)構(gòu)
插入層技術(shù)是引入一個或多個薄層插入層來調(diào)節(jié)外延層的內(nèi)應(yīng)力狀態(tài)，平衡在冷卻過程中由熱失配和晶格失配引起的外延層的拉應(yīng)力，目前采用低溫AlN 作為插入層來調(diào)節(jié)應(yīng)力狀態(tài)，如圖9（a）所示。
緩沖層技術(shù)提供了壓縮應(yīng)力來調(diào)整外延膜中的應(yīng)力平衡，目前常用的是AlGaN 梯度緩沖和AlN/(Al)GaN 超晶格緩沖，如圖9（b）、（c） 所示。上述方法都能提供壓應(yīng)力來平衡Si 基GaN 的拉應(yīng)力，使整個系統(tǒng)趨于應(yīng)力平衡。當(dāng)然，這些方法不能完全解決應(yīng)力問題。緩沖層的應(yīng)力調(diào)節(jié)機(jī)制尚不明確，有待于進(jìn)一步探索和優(yōu)化。
另外，還有報道采用表面活化鍵合（SAB）的低溫鍵合工藝將GaN 層轉(zhuǎn)移到SiC 和Si 襯底上，在室溫下直接鍵合制備GaN-on-Si 結(jié)構(gòu)和GaN-on-SiC 結(jié)構(gòu)， 通過氬（Ar）離子束源對晶圓表面進(jìn)行活化。在表面活化后，兩片晶圓將被結(jié)合在一起。與Al2O3（藍(lán)寶石）和SiC 襯底上生長的異質(zhì)外延層的質(zhì)量相比，Si 襯底上GaN 基異質(zhì)結(jié)構(gòu)的質(zhì)量和電性能仍有很大差異。特別是Si 襯底上GaN 外延層存在殘余應(yīng)力和局域陷阱態(tài)。這些應(yīng)力和缺陷控制問題沒有從根本上得到解決，導(dǎo)致材料和器件的可靠性問題尤為突出。因此，如何在高質(zhì)量的Si 襯底上制備GaN 基異質(zhì)結(jié)構(gòu)仍是該領(lǐng)域的核心問題之一。

結(jié)束語

高頻、大功率、抗輻射、高密度集成寬禁帶半導(dǎo)體電子器件的研制，需要優(yōu)良的材料作基礎(chǔ)支撐。高品質(zhì)的SiC和GaN 器件需要利用外延材料制備有源區(qū)，因此，低缺陷襯底和高質(zhì)量外延層對器件性能起著至關(guān)重要的作用。近年來，SiC 和GaN功率器件的制造要求和耐壓等級不斷提高，對襯底和異質(zhì)結(jié)構(gòu)（GaN-on-SiC、GaN-on-Si）的缺陷密度及外延薄膜內(nèi)部的應(yīng)力平衡狀態(tài)都提出了更高的要求，目前通過利用AlN 作為過渡層、超晶格緩沖層等提供壓應(yīng)力，進(jìn)而調(diào)節(jié)外延層的內(nèi)部應(yīng)力以平衡狀態(tài)，未來對應(yīng)力調(diào)控尚有大量的工作需要進(jìn)行探索和優(yōu)化。