實驗室或工業(yè)微納加工中，常聽到“選擇比＞100:1”的技術(shù)要求，但這一指標到底意味著什么？對于半導體器件制備、MEMS制造、新材料研發(fā)等領(lǐng)域，選擇比直接決定掩模損耗、襯底損傷程度，而“指哪打哪”的高方向性則是實現(xiàn)精準刻蝕的前提。本文結(jié)合行業(yè)實測數(shù)據(jù)，揭秘這兩個核心指標的技術(shù)邏輯與實踐價值。

一、等離子體刻蝕中“選擇性”與“方向性”的核心定義

1. 選擇性（Etch Selectivity）

定義為目標材料刻蝕速率（$$R{\text{target}}$$）與掩模/襯底材料刻蝕速率（$$R{\text{mask}}/R_{\text{sub}}$$）的比值，即：
$$S = R{\text{target}} / R{\text{mask}}$$（或$$R_{\text{sub}}$$）

選擇比＞100:1的直觀意義：若目標材料刻蝕100nm，掩模僅損耗≤1nm，可大幅降低掩模制備成本與重復刻蝕次數(shù)，避免圖形坍塌或失真。

2. 方向性（Anisotropy）

衡量刻蝕剖面的垂直性，通常用刻蝕深度（$$D$$）與側(cè)向刻蝕量（$$L$$）的比值（$$D/L$$） 表征，或通過SEM觀察剖面角度（理想為90°）。“指哪打哪”即指高各向異性（$$D/L＞10:1$$以上），核心是減少離子散射導致的側(cè)向鉆蝕。

二、選擇比＞100:1的技術(shù)閾值與行業(yè)意義

選擇比＞100:1并非“越高越好”，需結(jié)合場景平衡：

• 半導體CMOS工藝：刻蝕SiO?層時，光刻膠掩模選擇比需≥120:1，否則光刻膠過早耗盡會導致接觸孔圖形坍塌；
• MEMS深硅刻蝕：DRIE工藝中，SiO?硬掩模選擇比需≥150:1，才能實現(xiàn)＞500μm深的垂直微結(jié)構(gòu)；
• 二維材料研發(fā)：刻蝕石墨烯時，襯底（SiO?/Si）選擇比＞100:1可避免襯底損傷，保留材料本征特性。

三、影響選擇比的關(guān)鍵工藝參數(shù)（實測數(shù)據(jù)）

四、高選擇比刻蝕的行業(yè)應用驗證

案例1：MEMS深硅微通道刻蝕

某高校實驗室采用DRIE工藝刻蝕500μm深硅微通道：

• 掩模：1.5μm厚光刻膠（選擇比200:1）；
• 結(jié)果：硅深502μm，光刻膠剩余0.5μm（損耗1μm），剖面角度89.5°（側(cè)向刻蝕＜0.5μm）；
• 對比：若選擇比僅80:1，光刻膠需3.1μm厚，制備難度與成本增加30%以上。

案例2：14nm節(jié)點SiO?接觸孔刻蝕

某半導體廠商采用ICP工藝刻蝕14nm接觸孔：

• 選擇比150:1，光刻膠損耗＜0.8nm；
• 滿足后續(xù)鎢填充工藝要求，良率提升5%。

五、實現(xiàn)“指哪打哪”的技術(shù)路徑

1. 等離子體源優(yōu)化：ICP/ECR等高密度源可降低離子能量分散，提升方向性；
2. 氣體體系調(diào)控：混合氣體（如CF?+O?）通過鈍化作用（O?氧化掩模）提升選擇比；
3. 參數(shù)匹配：低壓力（＜10mTorr）減少離子散射，高偏壓（-100V以上）增強垂直轟擊；
4. 掩模選擇：硬掩模（SiO?、SiN）比光刻膠選擇比高30%-50%，適合深刻蝕場景。

選擇比＞100:1是等離子體刻蝕“精準度”與“經(jīng)濟性”的核心指標，需結(jié)合工藝、材料與場景綜合優(yōu)化。對于從業(yè)者而言，理解其技術(shù)閾值與影響因素，是實現(xiàn)高效刻蝕的關(guān)鍵。