全部

• 2018-11-29 12:41發(fā)布了問(wèn)答

  哪個(gè)牌子的振動(dòng)測(cè)振儀好些

  測(cè)振儀器哪個(gè)牌子的Z好

  267人看過(guò)

• 2018-11-22 15:34發(fā)布了問(wèn)答

  電信測(cè)速的常見(jiàn)問(wèn)題

  　

  418人看過(guò)

• 2016-10-02 05:29發(fā)布了問(wèn)答

  太佳高速143公里測(cè)速處理超速在什么地方

  　

  442人看過(guò)

• 2016-09-23 22:36發(fā)布了問(wèn)答

  測(cè)速機(jī)工作原理是什么？

  在電視上看到只要你跑過(guò)，或是物體飛過(guò)，都可以測(cè)得物體的速度那種測(cè)速機(jī)好神奇，是怎么測(cè)的？

  474人看過(guò)

• 2015-08-23 03:05發(fā)布了問(wèn)答

  陀螺儀+加速度計(jì) 請(qǐng)問(wèn)在智能穿戴設(shè)備尤其是手表里面發(fā)揮什么作用

  　

  495人看過(guò)

• 2014-10-20 10:00發(fā)布了問(wèn)答

  L10/L50/L90/Leq從小到大的排列順序是什么啊?

  有大神知道它們的排列順序嗎？排列順序？一道目。... 有大神知道它們的排列順序嗎？排列順序？一道目。 展開

  2308人看過(guò)

• 2014-07-18 11:57發(fā)布了問(wèn)答

  本人想自制一個(gè)彈丸測(cè)速器，單片機(jī)

  本人想自制一個(gè)彈丸測(cè)速器，單片機(jī)，精度不需要太高，量程至少要過(guò)百，需要電路圖與單片機(jī)程序（不會(huì)編程）一份，

  527人看過(guò)

• 2013-07-14 15:52發(fā)布了問(wèn)答

  c語(yǔ)言器 的編程代碼

  　

  324人看過(guò)

• 2012-09-27 10:28發(fā)布了問(wèn)答

  測(cè)振儀是用來(lái)做什么的?詳細(xì)一點(diǎn)的。

  　

  502人看過(guò)

• 2011-08-25 13:30發(fā)布了問(wèn)答

  求解釋 一個(gè)簡(jiǎn)單的四位數(shù)字頻率計(jì)verilog hdl程序。 王金明那本書上的

  【例 11.2】4 位數(shù)字頻率計(jì)控制模塊 module fre_ctrl(clk，rst，count_en，count_clr，load); output count_en，count_clr，load; input clk，rst; reg count_en，load; always @(posedge clk) begin if(rst) begin count_en=0; load=1; end else begin coun... 【例 11.2】4 位數(shù)字頻率計(jì)控制模塊 module fre_ctrl(clk，rst，count_en，count_clr，load); output count_en，count_clr，load; input clk，rst; reg count_en，load; always @(posedge clk) begin if(rst) begin count_en=0; load=1; end else begin count_en=~count_en; load=~count_en; //load 信號(hào)的產(chǎn)生 end end assign count_clr=~clk&load; //count_clr 信號(hào)的產(chǎn)生 endmodule 【例 11.3】4 位數(shù)字頻率計(jì)計(jì)數(shù)子模塊 module count10(out，cout，en，clr，clk); output[3:0] out; output cout; input en，clr，clk; reg[3:0] out; always @(posedge clk or posedge clr) begin if (clr) out = 0; //異步清0 else if(en) begin if(out==9) out=0; else out = out+1; end end assign cout =((out==9)&en)?1:0; //產(chǎn)生進(jìn)位信號(hào) endmodule 【例 11.4】頻率計(jì)鎖存器模塊 module latch_16(qo，din，load); output[15:0] qo; 王金明：《Verilog HDL 程序設(shè)計(jì)教程》 - 57 - input[15:0] din; input load; reg[15:0] qo; always @(posedge load) begin qo=din; end endmodule 關(guān)鍵是解釋這三個(gè)程序。。還有，怎么寫test——bench呢？謝謝好心人?。。。? 展開

  320人看過(guò)

• 2011-05-20 18:22發(fā)布了問(wèn)答

  我公司要上MES系統(tǒng)，不知道哪里有DCT數(shù)據(jù)采集器賣？我們是做鋼管的

  　

  323人看過(guò)

• 2007-01-11 21:59發(fā)布了問(wèn)答

  為什么有時(shí)并沒(méi)有感動(dòng)明顯的噪聲而用聲級(jí)計(jì)測(cè)量時(shí)發(fā)現(xiàn)分貝值已經(jīng)較高

  在測(cè)量某設(shè)備的噪聲時(shí)，有時(shí)并沒(méi)有感動(dòng)明顯的噪聲而用聲級(jí)計(jì)測(cè)量時(shí)發(fā)現(xiàn)分貝值已經(jīng)較高;然而有時(shí)卻相反，為什么... 在測(cè)量某設(shè)備的噪聲時(shí)，有時(shí)并沒(méi)有感動(dòng)明顯的噪聲而用聲級(jí)計(jì)測(cè)量時(shí)發(fā)現(xiàn)分貝值已經(jīng)較高;然而有時(shí)卻相反，為什么 展開

  481人看過(guò)